JPS6030005U - 組合せユニット内のバスライン選定接続構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案の一実施例の組合せユニット内のパスラ
イン選定接続構造図、第２図はその内部の各信号のタイ
ミングチャートである。 ２・・・コントロールユニット、３・３１〜３８・・・
センサユニット、４・・・クロック回路、５・・・リセ
ット回路、６・・・優先信号出力回路、−７・・・アド
レス比較タイミング回路、８・・・クロック禁止回路、
９□〜９５・・・出力端子、９６・・・入力端子、１０
・・・データバス、１１□〜１１６・・・入力端子、１
２□〜１２６・・・出力端子、１３・・・アンド回路、
１４・・・フリップフロップ回路、１５・・・アドレス
設定用カウンタ、１６・・・ラッチ回路、１７・・・ア
ドレス指定用カウンタ、１８・・・−数回路、１９・・
・アンド回路。

Claims (1)

【実用新案登録請求の範囲】
1. １個のコントロールユニットと複数個のセンサユニット
   とを備え、前記コントロールユニットにはクロック信号
   を出力するクロック回路と、リセット信号を出力するリ
   セット回路と、優先信号を出力する優先信号出力回路と
   、アドレス比較タイミング信号を出力するアドレス比較
   タイミング回路と、各センサユニットのアドレス設定が
   終るまでロック禁止信号を出力するクロック禁止回路と
   、これらの回路の各出力端子と、センサが出力するデー
   タ信号を入力するデータバスと、データバスの入力端子
   とを設け、各センサユニットには、前記各信号用の各入
   力端子および各出力端子を設け、優先信号を除く各信号
   用の入力端子と出力端子とを互いに短絡し、また、各セ
   ンサユニットにはクロック信号と優先信号とを入力し論
   理積信号を出力するアンド回路と、論理積信号を入力し
   てセットされるとともに優先信号を出力し、リセット信
   号を入力してリセットされるとともに優先信号の出力を
   停止するフリップフロップ回路と、論理積信号の出力回
   数を計数するアドレス設定用カウンタと、リセット信号
   によりラッチされたアドレス設定用カウンタの計数内容
   を記憶するラッチ回路と、クロック信号の入力回数を計
   数するアドレス指定用カウンタと、アドレス比較タイミ
   ング信号に応答して動作し、アドレス指定用カウンタの
   計数内容とラッチ回路の記憶とが一致するときに一致信
   号を出力する一致回路と、一致信号をゲート信号として
   センサ出力信号をデータバスに伝送するアンド回路とを
   設け、コントロールユニットに各センサユニットに各信
   号用の入・出力端子を介して多段に直列接続させてなる
   組合せユニット内のパスライン選定接続構造。