JPS6030153A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6030153A JPS6030153A JP58138312A JP13831283A JPS6030153A JP S6030153 A JPS6030153 A JP S6030153A JP 58138312 A JP58138312 A JP 58138312A JP 13831283 A JP13831283 A JP 13831283A JP S6030153 A JPS6030153 A JP S6030153A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring layer
- semiconductor device
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体基板上に形成される上部膜構造の改善
された半導体装置に関するもので、特に金属膜からなる
多層配線を有する半導体装置に関する。
された半導体装置に関するもので、特に金属膜からなる
多層配線を有する半導体装置に関する。
従来の多層配線構造を有する半導体装置の眉間絶縁膜お
よびファイナルパッシベーション膜の形成技術のひとつ
として、塗布絶縁膜およびポリイミド系樹脂膜を使用し
たものがある。次にその一例を簡単に説明する。
よびファイナルパッシベーション膜の形成技術のひとつ
として、塗布絶縁膜およびポリイミド系樹脂膜を使用し
たものがある。次にその一例を簡単に説明する。
まず、第1図に示す・ように、周知の手法を用いて、半
導体基板11上の例えばシリコン酸化膜等の第1絶縁膜
12上にアルミニ6ム合金からなる第1金屑配線層13
を形成する。次に、下層となる第1金属配線層13が耐
えられる温度範囲で行なわれるプラズマCVD (Ch
emicalVapour Deposition)法
を用すて主層間絶縁膜となる約0.8μmの膜厚のプラ
ズマシリコン窒化膜14を堆積形成する。続いてき、フ
0ラズマシリコン窒化膜14表面の段差を解消する目的
で、副層間約縁膜として約0.6μmの膜厚の例えば商
品名OCD■(但し■は商品名を示す)等の8102系
樹脂被膜(以下シリカフィルムと称す)15を塗布し、
熱処理によ勺硬化させる。
導体基板11上の例えばシリコン酸化膜等の第1絶縁膜
12上にアルミニ6ム合金からなる第1金屑配線層13
を形成する。次に、下層となる第1金属配線層13が耐
えられる温度範囲で行なわれるプラズマCVD (Ch
emicalVapour Deposition)法
を用すて主層間絶縁膜となる約0.8μmの膜厚のプラ
ズマシリコン窒化膜14を堆積形成する。続いてき、フ
0ラズマシリコン窒化膜14表面の段差を解消する目的
で、副層間約縁膜として約0.6μmの膜厚の例えば商
品名OCD■(但し■は商品名を示す)等の8102系
樹脂被膜(以下シリカフィルムと称す)15を塗布し、
熱処理によ勺硬化させる。
次いで、例えばRIE (Reactive Ion
Etching)法を用いた通常のリングラフィ技術を
用いて、第2図に示すように上記主副層間絶縁膜すなわ
ちプラズマシリコン窒化膜14とシリカフィルム15
(DlaNKヲ”ターニングし、スルーホール等を形成
し、パターニングに用いたレジスト膜を027’ラズマ
で除去する。
Etching)法を用いた通常のリングラフィ技術を
用いて、第2図に示すように上記主副層間絶縁膜すなわ
ちプラズマシリコン窒化膜14とシリカフィルム15
(DlaNKヲ”ターニングし、スルーホール等を形成
し、パターニングに用いたレジスト膜を027’ラズマ
で除去する。
最後に第3図に示すように通常の手法によシ、純アルミ
ニウムよシなる第2金属配線層16を形成した後、この
基板の上面全面にポリイミド系樹脂溶液をスピンコード
し、熱処理によシ硬化させファイナルA’ツシペーショ
ン膜として膜厚が約2.0μのポリイミド系樹脂膜17
を形成する。そして、抱水ヒドラゾン系エツチング液を
用いた通常のりソグラフイ法を用いてこのポリイミド系
樹脂膜17を・ぐターニングしボンディング・セット部
等を開孔する。その後、例えば有機系レジスト剥離液に
よシ上記・母ターニングに用いたネがレジストを剥離踵
最終熱処理を施す。
ニウムよシなる第2金属配線層16を形成した後、この
基板の上面全面にポリイミド系樹脂溶液をスピンコード
し、熱処理によシ硬化させファイナルA’ツシペーショ
ン膜として膜厚が約2.0μのポリイミド系樹脂膜17
を形成する。そして、抱水ヒドラゾン系エツチング液を
用いた通常のりソグラフイ法を用いてこのポリイミド系
樹脂膜17を・ぐターニングしボンディング・セット部
等を開孔する。その後、例えば有機系レジスト剥離液に
よシ上記・母ターニングに用いたネがレジストを剥離踵
最終熱処理を施す。
上記のような2層以上の金属配線層を有する半導体装置
においては次のような問題があった。
においては次のような問題があった。
まず、金属配線層間の絶縁膜としては、下層のアルミニ
ウムを主成分とする金属配線層が耐えられるように、比
較的低温で形成可能なプラズマ法によシリコン酸化膜1
4を主層間膜として形成する。ところがこのプラズマC
VD法によ)形成された膜には、その下地の段差部に起
因して第1図のaで示すようにかなシ急峻な段差構造が
形成される。・・このような急峻な段差構造を有する膜
表面に第2層目の金属配線層を形成すると、上記段差構
造部分で第2層目の金属配線層が段切れを起こす恐れが
あるため、表面平坦化を図る目的で、前述のようにシリ
カフィルム15を副層間約縁膜として塗布形成し、この
副層間絶縁膜上に第2金属配線層16を形成してしる。
ウムを主成分とする金属配線層が耐えられるように、比
較的低温で形成可能なプラズマ法によシリコン酸化膜1
4を主層間膜として形成する。ところがこのプラズマC
VD法によ)形成された膜には、その下地の段差部に起
因して第1図のaで示すようにかなシ急峻な段差構造が
形成される。・・このような急峻な段差構造を有する膜
表面に第2層目の金属配線層を形成すると、上記段差構
造部分で第2層目の金属配線層が段切れを起こす恐れが
あるため、表面平坦化を図る目的で、前述のようにシリ
カフィルム15を副層間約縁膜として塗布形成し、この
副層間絶縁膜上に第2金属配線層16を形成してしる。
しかしながらこのような副層間約縁膜を使用すると基板
の表面に形成するファイナル・ヤツシペーション膜とし
て、耐湿性、不純物阻止性、耐傷性等の機械的強度の点
で優れた例えばSi3N4等のような硬質な無機系絶縁
物からなるノやツシペーション膜を使用することができ
ず、弾性、伸び率の高い例えばrリイミド系樹脂等の有
機系樹脂膜しか使用できなかった。
の表面に形成するファイナル・ヤツシペーション膜とし
て、耐湿性、不純物阻止性、耐傷性等の機械的強度の点
で優れた例えばSi3N4等のような硬質な無機系絶縁
物からなるノやツシペーション膜を使用することができ
ず、弾性、伸び率の高い例えばrリイミド系樹脂等の有
機系樹脂膜しか使用できなかった。
これは、副層間約縁膜として形成したシリカフィルムノ
5が無機系絶縁膜に比らべ、軟質であシ、加えて無機系
絶縁膜との密着性が悪いため、このような軟質の有機系
樹脂絶縁膜上に硬質の無機絶縁膜を形成すると、上部の
無機絶縁膜が動き易く、膜に加わるストレスによりクラ
ックが発生し易くなるからである。特に、半導体チップ
をモールド封止する際のモールド樹脂の温度変化によっ
てパッシベーション膜にストレスが加わシフラックが発
生し易く、このようにクラックが発生したノぐツシペー
ション膜では耐湿性、不純物イオン阻止能力等の著しい
劣化がみられる。
5が無機系絶縁膜に比らべ、軟質であシ、加えて無機系
絶縁膜との密着性が悪いため、このような軟質の有機系
樹脂絶縁膜上に硬質の無機絶縁膜を形成すると、上部の
無機絶縁膜が動き易く、膜に加わるストレスによりクラ
ックが発生し易くなるからである。特に、半導体チップ
をモールド封止する際のモールド樹脂の温度変化によっ
てパッシベーション膜にストレスが加わシフラックが発
生し易く、このようにクラックが発生したノぐツシペー
ション膜では耐湿性、不純物イオン阻止能力等の著しい
劣化がみられる。
また、同様の理由から、3層以上の金属配線層を有する
装置では、第2層目以上の層間絶縁膜として硬質且つ無
機質の絶縁膜を使用できない。もし、使用した場合には
、軟質の副層間絶縁膜上に第1の金属配線層を挾んで形
成された無機質の眉間絶縁膜が外部からのストレスによ
シ動き、この無機質の層間絶縁膜にクラックが入シ、さ
らKこのクジツクがこの無機質の層間絶縁膜上に形成さ
れた第2の金属配線層にまで達して配線不良を引き起こ
す等の不都合を招く。
装置では、第2層目以上の層間絶縁膜として硬質且つ無
機質の絶縁膜を使用できない。もし、使用した場合には
、軟質の副層間絶縁膜上に第1の金属配線層を挾んで形
成された無機質の眉間絶縁膜が外部からのストレスによ
シ動き、この無機質の層間絶縁膜にクラックが入シ、さ
らKこのクジツクがこの無機質の層間絶縁膜上に形成さ
れた第2の金属配線層にまで達して配線不良を引き起こ
す等の不都合を招く。
この発明は上記のような点に鑑みなされたもので、パッ
シベーション膜および眉間+1gへのクラックが低減さ
れ、これらの膜として耐湿性、耐腐蝕性、アルカリイオ
ン阻止力および機械的強度等の点で優れた硬質無機系絶
縁膜を備えた半導体装置を提供し、装置の歩留りおよび
信頼性の向上を図ろうとするものである。
シベーション膜および眉間+1gへのクラックが低減さ
れ、これらの膜として耐湿性、耐腐蝕性、アルカリイオ
ン阻止力および機械的強度等の点で優れた硬質無機系絶
縁膜を備えた半導体装置を提供し、装置の歩留りおよび
信頼性の向上を図ろうとするものである。
すなわちこの発明に係石半導体装置では、絶縁膜等を介
し下層の配線層等の適宜形成された半導体基板の上部に
主層間P3縁膜として硬質の第1無機絶縁膜を形成し、
さらにこの第1無機絶縁膜上に表面平坦化を目的として
有機系或いは無機系の塗布絶縁膜を形成し、この塗布絶
縁膜上に配線層を形成した後、この配線層をマスクとし
て上記塗布絶縁膜の露出部分をエツチングによシ除去す
る。そして、この基板上に第2の層間絶縁膜或いはファ
イナルパッシベーション膜として第2の硬質無機絶縁膜
を形成したものである。このような構成にすると、第2
の硬質絶縁膜が上記塗布絶縁膜と配線層との債層構造部
を挾んで第1の無機絶縁膜に密着性および安定性良く固
定され、H々へのクシツクの発生の恐れがないため、硬
質無機絶縁膜による信頼性の高い多層配線構造を形成す
ることができる。
し下層の配線層等の適宜形成された半導体基板の上部に
主層間P3縁膜として硬質の第1無機絶縁膜を形成し、
さらにこの第1無機絶縁膜上に表面平坦化を目的として
有機系或いは無機系の塗布絶縁膜を形成し、この塗布絶
縁膜上に配線層を形成した後、この配線層をマスクとし
て上記塗布絶縁膜の露出部分をエツチングによシ除去す
る。そして、この基板上に第2の層間絶縁膜或いはファ
イナルパッシベーション膜として第2の硬質無機絶縁膜
を形成したものである。このような構成にすると、第2
の硬質絶縁膜が上記塗布絶縁膜と配線層との債層構造部
を挾んで第1の無機絶縁膜に密着性および安定性良く固
定され、H々へのクシツクの発生の恐れがないため、硬
質無機絶縁膜による信頼性の高い多層配線構造を形成す
ることができる。
以下図面を参照してこの発明の一実施例につき説明する
。第4図において、まず表面に適当なパターンのシリコ
ン酸化膜等の第1絶縁膜12の形成された半導体基板1
1上に、通常の手法によシ厚さ1.0μmのアルミニウ
ム・シリコン合金からなる第1金属配線層ノ3を形成し
た後、プラズマCVD法(例えば条件は、がス流邦。
。第4図において、まず表面に適当なパターンのシリコ
ン酸化膜等の第1絶縁膜12の形成された半導体基板1
1上に、通常の手法によシ厚さ1.0μmのアルミニウ
ム・シリコン合金からなる第1金属配線層ノ3を形成し
た後、プラズマCVD法(例えば条件は、がス流邦。
S i H4/NH5= 60 / 308CCM 、
キャリアがスAr= 700 SCCM 、圧力87P
a、温度320℃、 RF出力320 mA )によシ
、主層間絶縁膜となる約0,8μmの膜厚のプラズマシ
リコン窒化膜2θを堆積し、続いてシリカフィルム塗布
液をスピンコード法によシ塗布する。その後、例えば1
00℃30分の乾燥処理、例えば300℃40分のガラ
ス化熱処理、および例えば400℃40分の焼成処理を
順に行い、上記主層間絶縁膜上に副層間絶縁膜となる膜
厚が約0.6μmのシリカフィルム2ノを形成する。こ
こで、とのシリカフィルム21は、硬化前は液状で下地
膜となるプラズマシリコン窒化膜(主層間絶縁膜)20
の表面の凹凸を埋め込むため、その表面はかなり平坦な
ものとなる。尚、この副層間絶縁膜はシリカフィルム等
の無機系絶縁M4#脂膜でもよいし、ポリイミド樹脂・
等の有機系絶縁樹脂膜でもよい。
キャリアがスAr= 700 SCCM 、圧力87P
a、温度320℃、 RF出力320 mA )によシ
、主層間絶縁膜となる約0,8μmの膜厚のプラズマシ
リコン窒化膜2θを堆積し、続いてシリカフィルム塗布
液をスピンコード法によシ塗布する。その後、例えば1
00℃30分の乾燥処理、例えば300℃40分のガラ
ス化熱処理、および例えば400℃40分の焼成処理を
順に行い、上記主層間絶縁膜上に副層間絶縁膜となる膜
厚が約0.6μmのシリカフィルム2ノを形成する。こ
こで、とのシリカフィルム21は、硬化前は液状で下地
膜となるプラズマシリコン窒化膜(主層間絶縁膜)20
の表面の凹凸を埋め込むため、その表面はかなり平坦な
ものとなる。尚、この副層間絶縁膜はシリカフィルム等
の無機系絶縁M4#脂膜でもよいし、ポリイミド樹脂・
等の有機系絶縁樹脂膜でもよい。
次に第5図に示すようにRIE法(例えば条件はガス流
量H2/CF4 = 10/20 SCCM 、 RF
出力400W。
量H2/CF4 = 10/20 SCCM 、 RF
出力400W。
圧力1.3 Pa 、エツチング選択比;シリカフィル
ム/プラズマS i 5N4 = 1/1 )を用いた
通常のリソグラフィ技術を用いて、上記上、副層間絶縁
膜に開口部を形成し、その後、上記リングラフィに用い
たフォトレジストを例えば02分圧130Pa 。
ム/プラズマS i 5N4 = 1/1 )を用いた
通常のリソグラフィ技術を用いて、上記上、副層間絶縁
膜に開口部を形成し、その後、上記リングラフィに用い
たフォトレジストを例えば02分圧130Pa 。
RF出力350Wの027°ラズマエツチングによす除
去する。
去する。
その後、0.5%の希ふつ酸溶液によ)、上記シリカフ
ィルム21表面を粗面化処理する@続いて、電子ビーム
加熱式蒸着装置を用いて、例えば蒸着条件が初期真空度
2.66 x 10 Pa+ za肩待時真空度600
X 1O−3Pa 、蒸着速度200X/分の蒸着によ
シ純アルミニウム膜を形成し、この純アルミニウム膜上
に所定ノ9ターンの図示しないフォトレゾスト膜を形成
し、アルミニウムエツチング液(例えばH3PO4:C
B5C0OH:HNo2 :B20 =50:10:2
:3)でエツチングし、さらに有機系エツチング液でフ
ォトレジストを剥離し、第2金属配線層16を形成する
。
ィルム21表面を粗面化処理する@続いて、電子ビーム
加熱式蒸着装置を用いて、例えば蒸着条件が初期真空度
2.66 x 10 Pa+ za肩待時真空度600
X 1O−3Pa 、蒸着速度200X/分の蒸着によ
シ純アルミニウム膜を形成し、この純アルミニウム膜上
に所定ノ9ターンの図示しないフォトレゾスト膜を形成
し、アルミニウムエツチング液(例えばH3PO4:C
B5C0OH:HNo2 :B20 =50:10:2
:3)でエツチングし、さらに有機系エツチング液でフ
ォトレジストを剥離し、第2金属配線層16を形成する
。
次に1%6図に示すように上記第2金月配線層16をエ
ツチングマスクとして第2金属配線層16が形成されて
いない露出した部分のシリカフィルム21をRIE法(
例えば条件は、ガス流量H2/CF4= 16/22
SCCM 、 RF出力500W、圧力1.3 P a
*エツチング選択比;シリカフィルム/7″ラズマS
13N4 = 9/1)にょシ選択的に除去する。
ツチングマスクとして第2金属配線層16が形成されて
いない露出した部分のシリカフィルム21をRIE法(
例えば条件は、ガス流量H2/CF4= 16/22
SCCM 、 RF出力500W、圧力1.3 P a
*エツチング選択比;シリカフィルム/7″ラズマS
13N4 = 9/1)にょシ選択的に除去する。
最後に、第7図に示すようにプラズマCVD法(例えば
条件はガス流量S I H4/NH5= 60A 00
SCCM 。
条件はガス流量S I H4/NH5= 60A 00
SCCM 。
キ’r !J 71J’ スAr=700 sCCM
、圧力87 P a r 温度320℃、 RF出力3
20 mA−)にょ如、基板表面に約1.0μmの膜厚
のプラズマシリコン窒化膜22をファイナル/4ツシペ
ーシヨン膜として堆積形成する。その後、フォトレゾス
トを用いた通常のフォトリングラフィ技術を用いて、c
VD法(例えば条件はカス流量C’F4102=400
/150secM 。
、圧力87 P a r 温度320℃、 RF出力3
20 mA−)にょ如、基板表面に約1.0μmの膜厚
のプラズマシリコン窒化膜22をファイナル/4ツシペ
ーシヨン膜として堆積形成する。その後、フォトレゾス
トを用いた通常のフォトリングラフィ技術を用いて、c
VD法(例えば条件はカス流量C’F4102=400
/150secM 。
マイクロ波出力330W、圧力43 Pa)にょシ上記
ノ平ツシベーション膜にがンディングパッド部用等の開
口部を形成する。
ノ平ツシベーション膜にがンディングパッド部用等の開
口部を形成する。
尚、上記実施例では、2層の金属配線層を形成し、ファ
イナル・ぐツシペーション膜として硬質無機絶縁膜とし
て7″2ズマシリコン窒化膜を形成する場合につき述べ
たが、これは、3層以上の金属配線層を形成する場合に
も適用できる。
イナル・ぐツシペーション膜として硬質無機絶縁膜とし
て7″2ズマシリコン窒化膜を形成する場合につき述べ
たが、これは、3層以上の金属配線層を形成する場合に
も適用できる。
その場合忙は、上記実施例と同様に第1金属配線層の形
成された基鈑上に硬質無機絶縁膜および表面平坦化を目
的とした塗布絶縁膜をvJ1層目の層間絶縁膜として積
層形成した上に第2金属配線層を形成し、この第2金属
配線層をマスクとして塗布絶縁膜を選択エツチングする
。その後、第2層目の層間絶縁膜として、上記第1層目
の層間絶縁膜と同様の構造の第2の硬質無機絶縁膜およ
び第2の塗布絶縁膜を形成し、第3金属配線層を形成す
る。
成された基鈑上に硬質無機絶縁膜および表面平坦化を目
的とした塗布絶縁膜をvJ1層目の層間絶縁膜として積
層形成した上に第2金属配線層を形成し、この第2金属
配線層をマスクとして塗布絶縁膜を選択エツチングする
。その後、第2層目の層間絶縁膜として、上記第1層目
の層間絶縁膜と同様の構造の第2の硬質無機絶縁膜およ
び第2の塗布絶縁膜を形成し、第3金属配線層を形成す
る。
以下に本発明による半導体装置の具体的な効果を説明す
る。
る。
■ ファイナルノぐツシペーション膜或いは3層以上の
金属配線層を有する装置の層間絶縁膜として、プラズマ
シリコン窒化膜等の硬質無機絶縁膜を使用できる。すな
わち、金属配線層上に形成する眉間絶縁膜或いはファイ
ナルパッシベーション膜がシリカフィルム等の軟質の無
機系樹脂膜或いはポリイミド系樹脂等の有機系樹脂膜を
介さずに下層のプラズマシリコン窒化膜等の硬質無機絶
縁膜を゛基盤として被着されるため、モールド樹脂の温
度変化等によるストレスを受けても、上記層間絶縁膜や
ファイナルパッシベーション膜にクラックが発生する恐
れが極めて小さいためである。
金属配線層を有する装置の層間絶縁膜として、プラズマ
シリコン窒化膜等の硬質無機絶縁膜を使用できる。すな
わち、金属配線層上に形成する眉間絶縁膜或いはファイ
ナルパッシベーション膜がシリカフィルム等の軟質の無
機系樹脂膜或いはポリイミド系樹脂等の有機系樹脂膜を
介さずに下層のプラズマシリコン窒化膜等の硬質無機絶
縁膜を゛基盤として被着されるため、モールド樹脂の温
度変化等によるストレスを受けても、上記層間絶縁膜や
ファイナルパッシベーション膜にクラックが発生する恐
れが極めて小さいためである。
第8図には、順にシリコン窒化膜およびシリカフィルム
の積層膜からなる複合層間絶縁膜を有するものにファイ
ナルパッシベーションIli!して膜厚が約1.0μm
のプラズマシリコン電化膜を形成した従来の多層配線構
造を有するペレットにフェノール系樹脂(MP 300
0 x 2■)でモールドした装置と、上記発明の実施
例の項で説明したような多層配線Ml造を有するものに
ファイナルパッシベーション膜として約1.0μmのプ
ラズマシリコン窒化膜を形成したペレットに上記と同様
のフェノール系樹脂でモールドした本発明による装置と
に、+155℃→55℃の温度変化を1サイクルとする
TCT (熱サイクル試験)を行った結果を示す。この
TCTの結果から明らかなように、従来の装置ではTC
’l’が20サイクル以上行なわれると装置の100%
にパッシベーション膜のクラックが発生したが、本発明
によるものでは60サイクルの試験を行っても全くクラ
ックがみられず、装置の歩留りおよび信頼性が著しく改
善された。
の積層膜からなる複合層間絶縁膜を有するものにファイ
ナルパッシベーションIli!して膜厚が約1.0μm
のプラズマシリコン電化膜を形成した従来の多層配線構
造を有するペレットにフェノール系樹脂(MP 300
0 x 2■)でモールドした装置と、上記発明の実施
例の項で説明したような多層配線Ml造を有するものに
ファイナルパッシベーション膜として約1.0μmのプ
ラズマシリコン窒化膜を形成したペレットに上記と同様
のフェノール系樹脂でモールドした本発明による装置と
に、+155℃→55℃の温度変化を1サイクルとする
TCT (熱サイクル試験)を行った結果を示す。この
TCTの結果から明らかなように、従来の装置ではTC
’l’が20サイクル以上行なわれると装置の100%
にパッシベーション膜のクラックが発生したが、本発明
によるものでは60サイクルの試験を行っても全くクラ
ックがみられず、装置の歩留りおよび信頼性が著しく改
善された。
■ g9図にハ、ファイナルパッシベーション膜として
膜厚が約2.0μmの491Jイミド系樹脂膜を有する
従来のペレットと、膜厚が約1.0μmのプラズマシリ
コン窒化膜を有する本発明のペレットとをそれぞれフェ
ノール系樹脂(MP3000x2■)でモールドした試
料を作製し、2.5気圧水蒸気中、20時間のPCT
(飽和水蒸気中放置試験)→85℃、−15V、20時
間のBT (バイアス温度試験)を1サイクルとする信
頼性試験を行った結果を示す。この第2図の結果から明
らかなように、ポリイミド系樹脂膜をノぐツシペーショ
ン膜として有する従来の装置では、試験サイクル数の増
加に伴い装置の不良率が増加したが、プラズマシリコン
ff1([1)やツシペーションiト−t−る本発明に
よるものでは、上記試験による不良は全く発生せず、信
頼性が極めて高いものである。
膜厚が約2.0μmの491Jイミド系樹脂膜を有する
従来のペレットと、膜厚が約1.0μmのプラズマシリ
コン窒化膜を有する本発明のペレットとをそれぞれフェ
ノール系樹脂(MP3000x2■)でモールドした試
料を作製し、2.5気圧水蒸気中、20時間のPCT
(飽和水蒸気中放置試験)→85℃、−15V、20時
間のBT (バイアス温度試験)を1サイクルとする信
頼性試験を行った結果を示す。この第2図の結果から明
らかなように、ポリイミド系樹脂膜をノぐツシペーショ
ン膜として有する従来の装置では、試験サイクル数の増
加に伴い装置の不良率が増加したが、プラズマシリコン
ff1([1)やツシペーションiト−t−る本発明に
よるものでは、上記試験による不良は全く発生せず、信
頼性が極めて高いものである。
すなわち、本発明によるものでは、例えばプラズマシリ
コン窒化膜等の硬質無機絶縁膜をファイナルノヤツシペ
ーション膜として使用できるため、従来の装置に比らべ
耐湿性、アルカリイオン阻止性、耐腐蝕性等の耐項境住
に優れてJ、、−シ、さらに組み立て工程等における耐
傷性等の機械的強度にも優れたものである。
コン窒化膜等の硬質無機絶縁膜をファイナルノヤツシペ
ーション膜として使用できるため、従来の装置に比らべ
耐湿性、アルカリイオン阻止性、耐腐蝕性等の耐項境住
に優れてJ、、−シ、さらに組み立て工程等における耐
傷性等の機械的強度にも優れたものである。
■ さらに本発明による装置は、従来の製造工程に金属
配線層をマスクとした塗布絶縁膜のエツチング工程を加
えるだけで製造できるため、製造工程の煩雑さを招く恐
れもない。
配線層をマスクとした塗布絶縁膜のエツチング工程を加
えるだけで製造できるため、製造工程の煩雑さを招く恐
れもない。
以上のように本発明によれば、製造工程の煩雑さを招く
こと々くパッシベーション膜および眉間絶縁膜へのクラ
ックが低減され、これらの・母ツシペーション欣および
層間絶縁膜として耐湿性、耐腐蝕性、アルカリイオン阻
止力および機械的強度等の点で優れた硬質無機絶縁膜を
備えた半導体装置を提供でき、歩留りおよび信頼性の向
上を図ることができる。
こと々くパッシベーション膜および眉間絶縁膜へのクラ
ックが低減され、これらの・母ツシペーション欣および
層間絶縁膜として耐湿性、耐腐蝕性、アルカリイオン阻
止力および機械的強度等の点で優れた硬質無機絶縁膜を
備えた半導体装置を提供でき、歩留りおよび信頼性の向
上を図ることができる。
尚、上記実施例では、配線層がアルミニウムを主成分と
する金属である場合につき述べたが、これはアルミニウ
ム系金属に限らず例えばシリコン等を主成分とする他の
ものでもよく、マた、・やツシペーション膜や主層間絶
縁膜もプラズマシリコン窒化膜に限らず例えばシリコン
酸化膜を主成分とする硬質無機絶縁膜でもよい。
する金属である場合につき述べたが、これはアルミニウ
ム系金属に限らず例えばシリコン等を主成分とする他の
ものでもよく、マた、・やツシペーション膜や主層間絶
縁膜もプラズマシリコン窒化膜に限らず例えばシリコン
酸化膜を主成分とする硬質無機絶縁膜でもよい。
第1図乃至第3図は従来の半導体装置を製造過程と共に
示す断面図、第4図乃至第7図は本発明の一実施例に係
る半導体装置を製造過程と共に示す断面図、第8図は本
発明および従来の装置に対するTCTサイクル試験の結
果を示すグラフ、第9図は本発明および従来の装置の信
頼性試験(PCT +BT)の結果を示すグラフである
。 1ノ・・・半導体基板、12・・・第1絶縁膜、13・
・・第1金属配線層、16・・・第2金属配線層、20
・・・プラズマシリコン窒化膜(主層間絶縁膜)、2ノ
・・・シリカフィルム(IilJ層間絶縁膜)、22・
・・グラズマシリコン窒化1[IE(フアイナルパツシ
ベーシヨン膜り第1図 第2図 11:1 第3図 第4図 3 第5図 第6同 第 7 図 第8図 0102030405060 TCT ガイクル数 第90 0 10 20 30 40 6式°、がたカグル(ダ
示す断面図、第4図乃至第7図は本発明の一実施例に係
る半導体装置を製造過程と共に示す断面図、第8図は本
発明および従来の装置に対するTCTサイクル試験の結
果を示すグラフ、第9図は本発明および従来の装置の信
頼性試験(PCT +BT)の結果を示すグラフである
。 1ノ・・・半導体基板、12・・・第1絶縁膜、13・
・・第1金属配線層、16・・・第2金属配線層、20
・・・プラズマシリコン窒化膜(主層間絶縁膜)、2ノ
・・・シリカフィルム(IilJ層間絶縁膜)、22・
・・グラズマシリコン窒化1[IE(フアイナルパツシ
ベーシヨン膜り第1図 第2図 11:1 第3図 第4図 3 第5図 第6同 第 7 図 第8図 0102030405060 TCT ガイクル数 第90 0 10 20 30 40 6式°、がたカグル(ダ
Claims (1)
- 【特許請求の範囲】 (11半導体基板の上部に形成された第1無機絶縁膜と
、この第1無機絶縁膜上に形成された所定パメーンの塗
布絶縁膜と、この塗布絶縁膜上に形成された配線層と、
この配線層を覆って形成された硬質の第2無機絶縁膜と
を具備し、上記塗布絶縁膜の上記配線層により覆われて
いない部分は除去されて上記第1および第2無機絶縁膜
は直接接乃虫していることを%徴とする半導体装置。 (2)上記配線層が金属配線層であることを特徴とする
特許請求の範囲第1項記載の半導体装置。 (3)上記第2無機絶縁膜がファイナルパッシベーショ
ン膜であることを特徴とする特許請求の範囲第1項また
は第2項記載の半導体装置。 (4)上記第2無機絶縁膜が層間絶縁膜であることを特
徴とする特許請求の範12[1項乃至第3攻込ずれか記
載の半導体装置。 (5)上記塗布絶縁膜は無機系胎緑樹脂膜であることを
特徴とする特許請求の範囲第1項乃至第4項いずれか記
載の半導体装置。 (6) 上記塗布絶縁膜は有機系P3緑樹脂膜であるこ
とを特徴とする特許請求の範囲第1項乃至第5項いずれ
か記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138312A JPS6030153A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
| US06/634,030 US4613888A (en) | 1983-07-28 | 1984-07-24 | Semiconductor device of multilayer wiring structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58138312A JPS6030153A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6030153A true JPS6030153A (ja) | 1985-02-15 |
| JPH0530050B2 JPH0530050B2 (ja) | 1993-05-07 |
Family
ID=15218942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58138312A Granted JPS6030153A (ja) | 1983-07-28 | 1983-07-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4613888A (ja) |
| JP (1) | JPS6030153A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174949A (ja) * | 1985-10-03 | 1987-07-31 | ビユル エス.ア− | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
| JPS62248239A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | 半導体装置の製造方法 |
| JPS6325932A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 樹脂封止型半導体装置 |
| JPS6373648A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
| JPS63213933A (ja) * | 1987-03-02 | 1988-09-06 | Nec Corp | 半導体装置の製造方法 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334955A (ja) * | 1986-07-29 | 1988-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2557898B2 (ja) * | 1987-07-31 | 1996-11-27 | 株式会社東芝 | 半導体装置 |
| JPH0654774B2 (ja) * | 1987-11-30 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US4816616A (en) * | 1987-12-10 | 1989-03-28 | Microelectronics Center Of North Carolina | Structure and method for isolated voltage referenced transmission lines of substrates with isolated reference planes |
| JPH077783B2 (ja) * | 1988-03-18 | 1995-01-30 | 株式会社東芝 | 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 |
| JPH0797602B2 (ja) * | 1988-05-06 | 1995-10-18 | 日本電気株式会社 | 半導体集積回路装置 |
| JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| NL8900989A (nl) * | 1989-04-20 | 1990-11-16 | Philips Nv | Halfgeleiderinrichting met een in een kunststof omhulling ingebed halfgeleiderlichaam. |
| US5034801A (en) * | 1989-07-31 | 1991-07-23 | W. L. Gore & Associates, Inc. | Intergrated circuit element having a planar, solvent-free dielectric layer |
| US5602056A (en) * | 1990-03-05 | 1997-02-11 | Vlsi Technology, Inc. | Method for forming reliable MOS devices using silicon rich plasma oxide film |
| US5057897A (en) * | 1990-03-05 | 1991-10-15 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| US5374833A (en) * | 1990-03-05 | 1994-12-20 | Vlsi Technology, Inc. | Structure for suppression of field inversion caused by charge build-up in the dielectric |
| US5763937A (en) * | 1990-03-05 | 1998-06-09 | Vlsi Technology, Inc. | Device reliability of MOS devices using silicon rich plasma oxide films |
| US5128279A (en) * | 1990-03-05 | 1992-07-07 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| DE69318880T2 (de) * | 1992-03-31 | 1998-10-08 | Sgs Thomson Microelectronics | Planarisierungsverfahren von einer integrierten Schaltung |
| DE69333722T2 (de) * | 1993-05-31 | 2005-12-08 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen |
| JPH08172132A (ja) * | 1994-09-15 | 1996-07-02 | Texas Instr Inc <Ti> | マルチレベル相互接続部の容量および性能を最適化する素子および方法 |
| KR0179838B1 (ko) * | 1995-09-02 | 1999-04-15 | 문정환 | 반도체 소자의 절연막 구조 및 절연막 평탄화 방법 |
| US6171962B1 (en) * | 1997-12-18 | 2001-01-09 | Advanced Micro Devices, Inc. | Shallow trench isolation formation without planarization mask |
| US6207576B1 (en) * | 1999-01-05 | 2001-03-27 | Advanced Micro Devices, Inc. | Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer |
| KR100875170B1 (ko) * | 2007-08-09 | 2008-12-22 | 주식회사 동부하이텍 | 반도체 소자의 리세스 게이트 및 그의 형성 방법 |
| US8034702B2 (en) * | 2007-08-16 | 2011-10-11 | Micron Technology, Inc. | Methods of forming through substrate interconnects |
| US8546253B1 (en) * | 2012-03-09 | 2013-10-01 | International Business Machines Corporation | Self-aligned polymer passivation/aluminum pad |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183057A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421073B2 (ja) * | 1974-04-15 | 1979-07-27 | ||
| JPS5819129B2 (ja) * | 1975-12-10 | 1983-04-16 | 株式会社東芝 | ハンドウタイソウチノ セイゾウホウホウ |
| JPS56108247A (en) * | 1980-01-31 | 1981-08-27 | Sanyo Electric Co Ltd | Semiconductor device |
-
1983
- 1983-07-28 JP JP58138312A patent/JPS6030153A/ja active Granted
-
1984
- 1984-07-24 US US06/634,030 patent/US4613888A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183057A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Semiconductor device and manufacture thereof |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62174949A (ja) * | 1985-10-03 | 1987-07-31 | ビユル エス.ア− | 高密度集積回路の構成要素の相互接続用多層金属配線網の形成法及び本形成法によつて形成される集積回路 |
| JPS62248239A (ja) * | 1986-04-22 | 1987-10-29 | Nec Corp | 半導体装置の製造方法 |
| JPS6325932A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 樹脂封止型半導体装置 |
| JPS6373648A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
| JPS63213933A (ja) * | 1987-03-02 | 1988-09-06 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4613888A (en) | 1986-09-23 |
| JPH0530050B2 (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613888A (en) | Semiconductor device of multilayer wiring structure | |
| US4182781A (en) | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating | |
| JPS601846A (ja) | 多層配線構造の半導体装置とその製造方法 | |
| JP2518435B2 (ja) | 多層配線形成法 | |
| CN101174601A (zh) | 半导体装置及其制造方法 | |
| US20030171001A1 (en) | Method of manufacturing semiconductor devices | |
| CN1103492C (zh) | 形成平坦内金属介电层的方法 | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62115745A (ja) | 半導体装置の製造方法 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JPS61289649A (ja) | 半導体装置の製造方法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH11168141A (ja) | 半導体装置及びその製造方法 | |
| JPH05267303A (ja) | 半導体装置 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03155630A (ja) | 半導体装置の製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JP3718261B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JPS63260053A (ja) | 半導体装置の製造方法 |