JPH0797602B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0797602B2
JPH0797602B2 JP63110993A JP11099388A JPH0797602B2 JP H0797602 B2 JPH0797602 B2 JP H0797602B2 JP 63110993 A JP63110993 A JP 63110993A JP 11099388 A JP11099388 A JP 11099388A JP H0797602 B2 JPH0797602 B2 JP H0797602B2
Authority
JP
Japan
Prior art keywords
bonding pad
insulating film
pattern
wiring
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63110993A
Other languages
English (en)
Other versions
JPH01280337A (ja
Inventor
田代　　勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63110993A priority Critical patent/JPH0797602B2/ja
Priority to DE68918983T priority patent/DE68918983T2/de
Priority to EP89107937A priority patent/EP0340727B1/en
Publication of JPH01280337A publication Critical patent/JPH01280337A/ja
Priority to US07/492,415 priority patent/US5124781A/en
Publication of JPH0797602B2 publication Critical patent/JPH0797602B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に有機塗布膜を
層間膜に使用する多層金属配線構造の半導体集積回路装
置に関する。
〔従来の技術〕
従来、多層配線半導体集積回路装置の層間絶縁膜には、
無機膜または有機塗布膜が用いられ、その相互間はスル
ー・ホールで、また外部リードとはボンディング・パッ
ドを介してそれぞれ接続される。
第３図（ａ）および（ｂ）は従来用いられる最も一般的
な半導体集積回路装置におけるボンディング・パッド部
の平面図およびそのＢ−Ｂ′断面図を示すもので、１は
シリコン基板、２はフィールド絶縁膜、３はフィールド
絶縁膜２上に形成された第１層のアルミ配線から成る約
120μｍ口の方形延在パターン、４は層間絶縁膜を形成
するプラズマ窒化膜、５はプラズマ窒化膜４に開孔され
た開口部、６は開口部４内に形成されたアルミ・ボンデ
ィング・パッドである。この例では第１層アルミ配線３
上からボンディング・パッド６がひき出されているが、
多層配線の場合であれば最上層アルミ配線の延在パター
ン上にこれと同一構造のボンディング・パッドが通常形
成される。
〔発明が解決しようとする課題〕
ところで、近年、多層金属配線を有する半導体集積回路
装置では、金属配線の層間膜に有機系の塗布膜を使用し
て、配線部を平坦化することが始められている。しかし
ながら、有機塗布膜を使用する半導体集積回路装置に上
述した従来構造のボンディング・パッドを設けると、ボ
ンディング組立時に加わるボンディングの圧力によって
パッド下部の有機塗布膜にクラックが入るとかまたは剥
離するなどの不良が多く発生するので、ボンディング・
パッド部ではこの有機系塗布膜を除去しておかなければ
ならないという不都合さがあり、また、有機系塗布膜の
場合では段差部が密に存在する配線部とボンディング・
パッドが形成されるチップ周辺部とでは、形成される膜
厚が大きく異なり、凡そ倍程度にもなるので、これに起
因して新たな問題点が生じている。すなわち、配線が狭
く密配線されたスルー・ホールを開孔すべき場所と、ボ
ンディング・パッドの開口部を開孔すべき場所の層間絶
縁膜の膜厚に大きな違いが生じており、仮りに、膜厚の
厚いボンディング・パッド部に合わせてスルー・ホール
の開孔を敢えて行なうと、内部のスルー・ホールの開口
部はオーバーエッチングの為大きくなりすぎてしまうの
で、配線相互間を接続するスルー・ホールとボンディン
グ・パッドの開口部を一つの工程で同時に形成するのが
著しく困難となる。すなわち、層間絶縁膜に有機塗布膜
を使用すると配線部を平坦化することはできるが半導体
集積回路装置の製造工程を極めて複雑化する欠点が新た
に生じる。
本発明の目的は、上記の情況に鑑み、内部の密配線部と
周辺部のボンディング・パッド部との間に有機塗布膜に
よる層間膜段差を生じることなき半導体集積回路装置を
提供することである。
〔課題を解決するための手段〕
本発明の特徴は、半導体基板と、前記半導体基板上に形
成されたフィールド絶縁膜と、前記フィールド絶縁膜の
ボンディング・パッド形成領域上に形成されたボンディ
ング・パッド部とを具備する半導体集積回路装置におい
て、互いに同一の平面形状でかつ互いに一定の間隔を保
って前記ボンディング・パッド形成領域上のみを配列し
て形成された多数の下部金属配線材パターンと、前記ボ
ンディング・パッド形成領域上の前記下部金属配線材パ
ターンの側面間を充填するように前記フィールド絶縁膜
上に形成された有機系塗布絶縁膜と、前記ボンディング
・パッド形成領域上のみに限定的に形成された多数の前
記下部金属配線材パターンの全ての上面が露出しかつ前
記下部金属配線材パターンの側面間に前記有機系絶縁膜
が残余するように前記有機系絶縁膜の上面から形成され
た開口部と、前記開口部内において連続的に形成された
大きな平面積のパターンであってそこに露出する前記下
部金属配線材パターンの全ての前記上面に接続する上部
金属配線材からなるボンディング・パッドパターンとを
有して前記ボンディング・パッド部が構成されている半
導体集積回路装置にある。
〔実施例〕
以下図面を参照して本発明を詳細に説明する。
第１図（ａ）および（ｂ）は本発明を２層配線の半導体
集積回路装置に実施した場合の一実施例を示すボンディ
ングパッド部の平面図およびそのＡ−Ａ′断面図であ
る。本実施例によれば、２層配線半導体集積回路装置の
ボンディング・パッド部は、シリコン基板１と、フィー
ルド絶縁膜２と、フィールド絶縁膜２上に延在する複数
個の第１層アルミ配線の短冊形延在パターン10と、この
第１層アルミ配線の短冊形延在パターン10を埋めるよう
に塗布形成されたポリイミド系樹脂膜７と、第１層アル
ミ配線の短冊形延在パターン10の表面が露出する深さに
開孔されたポリイミド系樹脂膜７の開口部８と、このポ
リイミド系樹脂膜の開口部８内に第１層アルミ配線の短
冊形延在パターン10と接して形成される第２層のアルミ
配線の方形延在パターン９とを含む。ここで、第１層ア
ルミ配線の短冊形延在パターン10の大きさ及び本数は内
部における第１層アルミ配線パターンの線幅および配線
密度に応じて適宜選択され、例えば、８〜12本が10μｍ
ピッチ（線幅７μm,間隔３μｍ）で形成される。第１層
アルミ配線の延在部がこのように微細な短冊形状に形成
されると、チップ内部の密配線上と周辺の平坦部とにお
けるポリイミド系樹脂の塗布膜７の厚さはほぼ均一とな
り、微細配線上のスルー・ホールの開孔条件とボンディ
ング・パッド開口部８の開孔条件とを同一に揃えること
ができるので、種類の異なる開口部を一つのエッチング
工程で同時に形成することが可能となる。また、第２層
アルミ配線の方形延在パターン９の直下にはポリイミド
系樹脂膜７が存在しないので、ボンディング工程の際、
樹脂膜７にクラックが入ったり、剥離したりすることな
どの不都合は生じない。
第２図は本発明を２層配線の半導体集積回路装置に実施
した場合の他の実施例を示すボンディング・パッド部の
平面図である。本実施例によれば、第１層アルミ配線の
延在パターンは、前実施例の短冊形に代えて更に細かい
例えば10μｍピッチ,196個のサイの目状延在パターン11
に形成される。本実施例によれば、ボンディング・パッ
ドの開口部８と内部の第１層配線パターン上のスルー・
ホールの開口部に対する開孔条件を一層近ずけることが
できるので、より大きな効果をあげることができる。以
上は２層配線の場合について説明したが、３層以上の場
合についても全く同じであり、ボンディング接続すべき
配線を除く下部配線の延在部は、ボンディング・パッド
の開口部内において、それぞれの配線密度に応じ短冊形
またはサイの目などの微細パターンに形成される。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、ボンディ
ング・パッド部開口部内の下層金属配線をそれぞれの内
部配線パターンの線幅レベルに近い微細パターンを持つ
ように形成するので、内部配線部上とボンディング・パ
ッドを設けるべき周辺部上の有機塗布膜の膜厚を均一化
することができる。従って、内部配線上の微細なスルー
・ホールとボンディング・パッド開口部の開孔条件を揃
えることができ、一つのエッチング工程で同時に形成す
ることができるので、製造工程の短縮が可能となり、ま
たボンディングすべき配線下に有機塗布膜を有しない構
造をとり得るので、ボンディング工程における層間絶縁
膜のクラックまたは剥れ或いは上層配線の断切れ事故等
を発生することもない。従って、極めて信頼性の高い半
導体集積回路装置を実現することができる。
【図面の簡単な説明】
第１図（ａ）および（ｂ）は本発明を２層配線の半導体
集積回路装置に実施した場合の一実施例を示すボンディ
ング・パッド部の平面図およびそのＡ−Ａ′断面図、第
２図は本発明を２層配線の半導体集積回路装置に実施し
た場合の他の実施例を示すボンディング・パッド部の平
面図、第３図（ａ）および（ｂ）は従来用いられる最も
一般的な半導体集積回路装置におけるボンディング・パ
ッド部の平面図およびそのＢ−Ｂ′断面図である。 １……シリコン基板、２……フィールド絶縁膜、７……
ポリイミド系樹脂膜、８……ポリイミド系樹脂膜の開口
部、９……第２層アルミ配線の方形延在パターン、10…
…第１層アルミ配線の短冊形延在パターン、11……第１
層アルミ配線のサイの目状延在パターン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、前記半導体基板上に形成さ
    れたフィールド絶縁膜と、前記フィールド絶縁膜のボン
    ディング・パッド形成領域上に形成されたボンディング
    ・パッド部とを具備する半導体集積回路装置において、 互いに同一の平面形状でかつ互いに一定の間隔を保って
    前記ボンディング・パッド形成領域上のみを配列して形
    成された多数の下部金属配線材パターンと、前記ボンデ
    ィング・パッド形成領域上の前記下部金属配線材パター
    ンの側面間を充填するように前記フィールド絶縁膜上に
    形成された有機系塗布絶縁膜と、前記ボンディング・パ
    ッド形成領域上のみに限定的に形成された多数の前記下
    部金属配線材パターンの全ての上面が露出しかつ前記下
    部金属配線材パターンの側面間に前記有機系絶縁膜が残
    余するように前記有機系絶縁膜の上面から形成された開
    口部と、前記開口部内において連続的に形成された大き
    な平面積のパターンであってそこに露出する前記下部金
    属配線材パターンの全ての前記上面に接続する上記金属
    配線材からなるボンディング・パッドパターンとを有し
    て前記ボンディング・パッド部が構成されていることを
    特徴とする半導体集積回路装置。
JP63110993A 1988-05-06 1988-05-06 半導体集積回路装置 Expired - Lifetime JPH0797602B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63110993A JPH0797602B2 (ja) 1988-05-06 1988-05-06 半導体集積回路装置
DE68918983T DE68918983T2 (de) 1988-05-06 1989-05-02 Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
EP89107937A EP0340727B1 (en) 1988-05-06 1989-05-02 Semiconductor device having organic film as interlayer insulating film for multilayer wirings
US07/492,415 US5124781A (en) 1988-05-06 1990-03-06 Semiconductor device having organic film as interlayer insulating film for multilayer wirings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63110993A JPH0797602B2 (ja) 1988-05-06 1988-05-06 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH01280337A JPH01280337A (ja) 1989-11-10
JPH0797602B2 true JPH0797602B2 (ja) 1995-10-18

Family

ID=14549680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63110993A Expired - Lifetime JPH0797602B2 (ja) 1988-05-06 1988-05-06 半導体集積回路装置

Country Status (4)

Country Link
US (1) US5124781A (ja)
EP (1) EP0340727B1 (ja)
JP (1) JPH0797602B2 (ja)
DE (1) DE68918983T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834841A (en) * 1990-09-28 1998-11-10 Kabushiki Kaisha Toshiba Semiconductor device enabling temperature control in the chip thereof
JPH05175191A (ja) * 1991-10-22 1993-07-13 Mitsubishi Electric Corp 積層導電配線
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
JPH0745671A (ja) * 1993-08-03 1995-02-14 Nec Yamagata Ltd 半導体装置
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5723822A (en) * 1995-03-24 1998-03-03 Integrated Device Technology, Inc. Structure for fabricating a bonding pad having improved adhesion to an underlying structure
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
JP4651815B2 (ja) * 1998-01-23 2011-03-16 ローム株式会社 ダマシン配線および半導体装置
JP3512669B2 (ja) * 1999-03-18 2004-03-31 富士通カンタムデバイス株式会社 電極構造及びその製造方法並びに半導体発光装置
WO2001078146A2 (en) * 2000-04-12 2001-10-18 Koninklijke Philips Electronics N.V. Bonding pad in semiconductor device
JP3910406B2 (ja) * 2001-10-31 2007-04-25 シャープ株式会社 半導体装置の検査方法
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
JP2005243907A (ja) 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
EP1635399B1 (en) * 2004-09-08 2011-05-04 STMicroelectronics Srl Lateral MOS device and method of making the same
US20080122105A1 (en) * 2006-07-13 2008-05-29 Ping-Chang Wu Structure for preventing pad peeling and method of fabricating the same
JP5090088B2 (ja) * 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10217644B2 (en) * 2012-07-24 2019-02-26 Infineon Technologies Ag Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349609A (en) * 1979-06-21 1982-09-14 Fujitsu Limited Electronic device having multilayer wiring structure
JPS5759339A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Semiconductor device
JPS58125847A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
US4451326A (en) * 1983-09-07 1984-05-29 Advanced Micro Devices, Inc. Method for interconnecting metallic layers
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
JPS6080264A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体装置
JPS60227469A (ja) * 1984-04-26 1985-11-12 Nec Corp 半導体装置
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
JPS61239656A (ja) * 1985-04-16 1986-10-24 Citizen Watch Co Ltd 半導体装置
JPS62298137A (ja) * 1986-06-17 1987-12-25 Nec Corp 半導体装置
JPS6341049A (ja) * 1986-08-05 1988-02-22 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヴアイア接続を有する多層回路
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ

Also Published As

Publication number Publication date
EP0340727B1 (en) 1994-10-26
EP0340727A2 (en) 1989-11-08
EP0340727A3 (en) 1990-12-19
JPH01280337A (ja) 1989-11-10
DE68918983D1 (de) 1994-12-01
US5124781A (en) 1992-06-23
DE68918983T2 (de) 1995-06-01

Similar Documents

Publication Publication Date Title
JPH0797602B2 (ja) 半導体集積回路装置
JP4966487B2 (ja) 半導体装置及びその製造方法
US20040094841A1 (en) Wiring structure on semiconductor substrate and method of fabricating the same
JPH0373136B2 (ja)
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
CN111867232B (zh) 线路载板结构及其制作方法与芯片封装结构
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
JPH04192333A (ja) 半導体装置
US4022641A (en) Method for making beam leads for ceramic substrates
JP3206243B2 (ja) ボンディングパッド及びその形成方法
JP2019110250A (ja) 配線基板及びその製造方法
JP4362165B2 (ja) 電子部品搭載装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP2000357708A (ja) ボンディングパッド構造とその製法
KR100471171B1 (ko) 반도체 소자의 다층 본딩 패드 구조 및 그 제조 방법
JP3243913B2 (ja) 半導体装置のダミーパッド構造
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
JPH05183007A (ja) 半導体基板等のパッド構造
JPH0612789B2 (ja) 半導体装置
JP2001007113A (ja) 半導体装置
JP2770390B2 (ja) 半導体装置
JP2887370B2 (ja) 半導体装置の製造方法
JPS6329549A (ja) 多層配線構造
JPS6039849A (ja) 半導体装置の製造方法
JPS60109240A (ja) 半導体装置およびその製造法