JPS603024A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明はデータ処理装置及び記１忌訣置を具え、該記憶
装置は保護装置と複数の〕１−１グラム・ワードを含む
プログラムのうら少なくどし１つのブｌ」グラムを格納
するメモリとを有し、該メＬりはプログラム・ツー１へ
及びその各アドレス・ツー１−をａむ・１１゛ノ報ワー
１−を直換りる１ζめの１つのボートをイｉし、前ム１
シ保護装置は； −１）す記ポーｊ−に接続された第１入力端子を有し、
ｋｌつ情報ワードのフラックスから能のプログラム・ツ
ー１へをアドレス指定Ｊるｌ、めのアドレス部を含むブ
ト１クフム・ワードを右りる所定の群に屈り−る情（・
）ｊツー１〜を前記ポー１へて認識りると共にこれにＪ
、り指令イハタ；を１仁牛づる五鵞識手段ど、−前記ボ
ーＩ−に接続された第２入力端子と、前記認識子１′受
に接続ぎｙｔ　（Ａｉｒ記指令信号を受（する第３３人
力Ｄａ　〕’どを石し、目つ前記」１１令伯号の制御ａ
１１下に’：　７　ｍｌグラム・ワードの受信により第
１修ｆ＃演いを行い、Ｈつ前記記憶装置の第１データ出
力端子にｊδ続される第１修飾手段とを右し、前記デー
タ処理装置はニ ー１−全信号を受信するためｊｊ’ｌ　ｆｉｌ！第１デ
ータ出力端子に接続されるデータ入力端子と、 −受信したｌ゛−全信号のｉＩｌ’ｌ　１ｆｆｌｌ下Ｉ
Ｊてレット自在なブ１−１グラム・カウンタと、 一前記記憶装置１ｆの第１７トレス入力端子に接続され
前記プログラム・カウンタにより決まるシーケンスでア
１くレス信号を供給する第１アドレス出力端子とを具え
るデータ処理シスラムに関りるものである。 かかるｊ−タ処Ｊ里シスーｆム（ユ、１５１８３汀１月
１２日に公開されたＡラング［）、口６　ｉ＋’ｌ馳第
８２０１８４７号（ＪａＩｌｉｊｌ　ｌｌｒイ５８−２
０ε３８　’Ｉ　９　）明イ）１１τ１１１Ｊ記載され
ている。このデータ処理システムの記１怠装置は、無１
゛（ｎコピー作成者によ；Ｌ　ｊｕ　？ｌｉ　＝、Ｉビ
ー行為に対してメモリ内に格納されたＪｌ−１グラム・
１ノードを保護Ｊるための保護装置をＬ４えＣいる。 データ処理装いにより制１ａｌｌ　ｉ”：れる＋〜ｊｉ
ｊｉは、ブ１１グラム及びソフトウェアと称σれと）他
の１ｂ報をｉ′−タ処１１演いり実行のためにプログラ
ム・ｒノートの形態で書込ｌυｌピ例えばＲＯｉ〜４或
いは１つＲＯＭのようなメモリを具えている。かかるソ
フＩ・つ〕アの設計は時間がかかりｔｌつ高側となる。 これがため、かかるラフ１−ウェアが無［（／ｉ複製さ
れるのを防止することは重要である。 所定の群に屈する１個の情報ツー１〜がメｔりのポー１
〜で情報ツー１−のフラックスに現われる場合には、こ
れを認識手段により認識し、これにより指令信号を発ｑ
−さけるようにづる。 上記１？１１示されたデータ処理システムにおいで、前
記所定（ＩＹに屈りる情９１ｆ　’−／　−１−”　ｉ
ま池のブ［］ダグラムツーｉ〜へのリンクを右りる１ｈ
報ワードであり、この次のブｌ：Ｉグラノ、・ツー１〜
（，１ブｌ」グラムの実行のために順次ブ［Ｊグラム・
スデップの間中にブｌ」クラム・カウンタによりアドレ
ス指定する必要がある。プログラムが正規に実行されな
い場合、ｌｊ’１１５例えばブ１」グラムが＝１ビーさ
れる場合、］−記他のプログ″ツム・ワードをアドレス
指定できなくする。その直後に指令信号を）ＩＹ１認し
第１修口ＩＩ手段を作動させて第′ｊ修ｆｌｉｌｉ　ｉ
＃瞳をｉ）う。第１修飾演算は、前記プト１グ”ツムワ
ードに無関係の不法妨害ワードによって前屈状のプログ
ラム・スデップの間中にアドレス指定されたプログラム
・ｒノードを置き換えるようにする。不法妨害ツード＆
Ｊ記憶装置の第１デーウ出力端子に出力される。その結
果どして、コピーしたプログラムは、それがプログラム
の実行を妨筏′りる少なくとｂｌつのイ・払妨害−ノー
１−４含むため使用できなくなる。 本弁明は、第’ｌ　Ｉｇ　Ｉ！ｉ　演弁ニ３’＜　’Ｊ
　’Ｃ％）　’Ｊ一段ヲ用イ（いる点て前記間車された
Ｔ−タ迅即シスｉ−ムど７♀易に区別Ｃきるしのである
。 本発明のデータ処理シス７ムｋＬ、前記指令ｆｌ’＋　
７６を発生ぜしめた前記ブｔ］クラム・リ−１−のアド
レス部に前記第１注１ｉｉＩＩ演咋を実１−］シ、前記
法ｉ、’）　）、Ｆ−置には、さらに前記第１１１〜レ
ス人力幅；了に１８わ”、された第４入力端子と前記ボ
ー１へに接続されｊｓ第？ア１−レス出ノＪ端子どを有
し、ア１−レス１．−２″；じのす１．：により第２隆
ｒｉｉｌｉイσｉ棹を実（−ｊ　シ（ｎり記憶１１１イ
篩ｉσ１りく１を貨１ｉ償り−る灸゛Ｊ２修飾手Ｆ夛を
、１楚（Ｊる、１、て）にし７ｊことを特徴とづる。 データ処）、！１１シスアムの利点］３１、ｆ　ｍｌグ
ーツノ、がＥ」ビーされたｊ〕＋否かにかかわらずメヒ
リの小−１・（ご情報ワードのフラックスと、記憶装置
及びノータ処理装置の間のデータ信号及び１１〜レスイ
１）号の一ノラックスとの間で１４時幾らかの差かある
こと’ｔｃ′Ｓりる。通常のブＩ」グラムの実行中、即
らブ（ｊグラムをデータ処理装に１Ｇ制御下（ご−Ｃ実
１１づると共に命令をブＩ］グフム・

【ノートの内容に
従って実行する場合には７１−レス信号を受１．′ｉり
るど、第２修ｆｌｉｎ＋手段によつＣ第２降ロ市イＶイ
綽を１−了な−う。第２修ｖ市（寅紳によ−，）　’ｒ
　Ｘｉ　１　ｉ１＊　ｒｉｉｌｌｉＥｆｉ　Ｂ？’をｉ
ｆ＞ｊ　：Ｉ−［袖１１　シＴ、正しイアトレス・ツー
１〜をメモリのボー１〜に１共給し得るように覆る。こ
れがため通２１’＋の実杓は乱されることはない、、シ
かしプログラムかコピーされると記憶）υ置の第１デー
ク出ツノ端子に出力される変更されたプ１］ゲノム・ｆ
ノー１〜は」ビーしたブ１−１グラムに含まれ、丁１ビ
ーしたフ゛［ｌグフｌ＼を無効どして使用し１！７なく
りる。 ７１（発明のデータ処理シスブムの好適実施例にＪ３い
−Ｃ前記所定群の各ブ［ｌグラム・ツー１〜は、プログ
ラム゛カウンタの等ステップ段歩を行う命令を具えるよ
うにしたことを特１１１１！とり−る。 プログラム・カウンタの等ステップ段歩を実行さけ−る
命令（よ、ブ１１グラム・カウンタに１単位ステップ以
上の増分く或いは減分）を加える命令、例え（まＪＵＩ
ＶｊＰ命令或いはＧ　Ｏ−−ｒ○命令のような命令であ
る。これら命令のア：〜ｉツメ部分は、ノログラムの通
常の実？１中に７７　ｌ・レス１へさ次のノログラム・
ワードのアドレスに＋３！ｊする情報を石（Ｊる。第１
修飾演粋による前記ア］・レス部の変更はコピーしたゾ
［」グラノ＼を−１−分（ご妨害（する（−とか（きる
。 本発明のアーク処理システ１１の別のり１′ｊ凶実１°
ｉｌｌ！＋’／ＩＩにＪ３いて、前記所定＋！￥のブｆ
−１グフム・ワード（，４Ａブロード（Ａベレーシー１
ノールｌ　−１’　）を１−１え、１）１１記認識手段
はプロゲラ１１・ｊノー１・（Ｊ）　Ａ−７−：Ｊ　−
１・ｔＩｌｉを解読ηるためΔブ」−ド・−Ｊ”−１−
タを１″！える」、う＋ｓｂたことを特徴どりる４゜ 本発明のデータ処理シス？、Ｌの他の＆Ｉ”ｒｏ例にお
いて、前記認識手段（Ｊｌ、前記所領ｉｊ）’　（Ｊ屈
１ｊる）′１−レス・ツー１〜を解読づるためのｊｌ１
−レス・Ｊ−ュータを具えるようにしたことをｒＴ微と
づろ。か１Ｊ、−）にして識別装置の簡単なｉｆＮ行を
？’Ｊ　’、；うことか（、さる。 前記第１及び第２修飾演弁（ｄ、故学的演鈴を；ｑＩＨ
用するのが好適Ｃある。従来、〕′１１グラム・ワード
のアドレス部は多数のハイプリ・ビットから構成される
。これがため数字・的ｃｉＩ算を容易に前記■１！ｉｌ
ｉ演いに適用できる。 前記第１　ＰＩ飾手段は前記アドレス部にある値を加τ
）りるためのＩＪｌｌ　弾器を４え、前８［１第２修飾
手段は前記アドレスイム号から前記の１直を）蔵綽り−
るための減偉回路を具えるＪ、うに！Ｉ〈）のが良好で
ある。 これかため第゛１及び第２　（ＩＸ　ｒｉｌｌｌ油Ｑを
容易且つ迅ｊｑ！に行うことがてきる。 また、前記第１１１【篩手段は、前記値を発生器るだめ
の乱数発生器を具え、乱数発生器には前記値を供給する
だめの前記第２修０ａｉ手段に接続された出力端子を設
（Ｊるようにり−るのが良りｆである。乱？Ｊ１発少器
により前記値を発生すると、無断複製者が、７１〜レス
部にどの１ｍが加えられたかを知るのは極めＣ困難とな
る。その理由は、発生する値が毎回異なるからである。 図面につき本発明の実施例を訂述に説明する。 図は本発明によるデータ処理システムの好適実施例の概
略ブロック図である。 図示したデータ処理シスデＬ　Ｂ；Ｌ　、　ｉｌｇ　ｌ
ｌは装置１０及びデータ処理装置１４（例えばくクイク
ＩＴＩ　ｆ　ｏセック−）を具える。記憶装置はメ［す
１２　（ｉ＋ｉｌλはＲＯ〜１或いはｌ−’　ＲＯＭ　
）及び保護）装置２４を具える３、１７１・し・ス・バ
ス１１及びｊ−夕・ハス１３に、１、すｊ゛−り処理装
置及配憶装置１イをイ［ｊｌ７に接続・する。内部ハス
２：へによりメモリ及び保護装置を姐７：１．　Ｍ　に
；杭づるｔ＋　、ｊ′Ａ：　１忍装置は内部ハスに接わ
デされた第１人カク；：：了（ａ’　ｆ、）　ｊｌる認
識手段１６を具える。文法、１−を装置は内１１１（バ
ス２３に接続された第２入力端Ｊ′及（つ・ｉ−タハス
１３に１と続された第１７−−タ出ツノ端子をイ゛１り
る第１　＃”：　ｌ１ｉｌ＋　１段１７とアドレス・バ
ス１１に１妊続されｌ′、二〕′ｉ〜１ノス入力端子及
び内部バス２３に接続’、ａ　、ｌ’＋　７こノ′１〜
レス出カ端子を右する第２修ｆｉｆゎ手「Ω１５とを貝
える。 メモリ１２は、データ処理装置にＪ、り実？■され１１
するプログラムのうち少なくとｌｊ　１１１１．ｌのノ
ＩＪグフノ、を記憶するために使用づる。ブ１１り５ツ
ムは複数のブ円グラム・ワードを具える。各Ｖ１１グラ
ム・ノートは一般に多くのバイナリ・ヒフ１・Ｃ構成さ
れる。各プログラム・ワードを人々の７１−レスをイ〕
覆る記憶場所に格納する。ア（ヘレス・ワードに屈する
各プログラム・ワードを１１ソリ出すためにメモリのボ
ー１〜を内部ハスに接続してメモリにアドレス・ワード
を供給リ−るゎ 名称から明らかなように保護装置２４は、ブロクラム・
１ノートを保護するために用い、特に違法複製に苅りる
保護に用いる。これがため保護装置にＪ＝って、メモリ
の端子に出力される多数のブし１グラム・ワードにス・
］シて修篩演舛を行い得るようにする。 保護装置に対して、幾つかの実行か可能（ｄ９る。 保護装置の々ｒ適な例につい（データ処理シスｊムの動
作を以上に説明づる１、この保護装置ｉの好ｊ凶例にお
いＵ　％　Ｉｌｊ識手段１６は、シトン１命令テコータ
１８及び乱数発生器１９を具える。第１修飾手段１７は
加芹器２ｊ）をμえ、第２（（飾手段１５は減算Ｕ路２
６を具える。乱数発生器の出力端子をライン２０を経て
加綽器２５の入力端子及び滅い回路の入力端子に接続す
る。 メＬ−りに記ｆｌされたプ［１グラム・ワードの中には
プログラム・）Ｊウンタを等スラップ゛てｌ：！　ｉ１
！りる（ｅｇｕａｌ　−５ｒｅｐ　Ｂｏｇｒｅｓｓｉｏ
ｎ　）　既知のシＰン７ａ令が存在する。これらジャン
プ命令は、ぞの９２１性オブコート（オペレーショづル
］　Ｆ　）　１ｉｌｉ分により識別づることが−Ｃきる
。Ａノ゛１１−１；・ケ−１−りであるシャンフ゛命令
デコーダ１１１　＋、二、Ｊ：つＣ、メモリのボートに
出力され且つ内部ハス２３に供給されるプログラム・ツ
ー１−の中のオブ二ｊ−ｌ一部分を解読ヅる。ジャンプ
命令を解読Ｊると、ジトンブ命令デコーダによって指令
イ菖号をブを牛し、この４１１月をライン２１を経ＣＫ
Ｌ数発ｌ；−器１９に供給し、Ｎつ加鋒器２５及び減算
回路２Ｇにも同Ｏｊ’＋に１１１．給４−る。従って乱
数発生器１９は乱数を発住し、この乱もシをライン２０
を経て加悼器及び減算回路にｆバ給りる。内１７１（ハ
ス２３に接続されている加詐器にはジャンプ命令を含む
プログラム・ワードをも供給Ｊる。指令伝号の制御下に
−（加幹器は乱数を前記シトンプ６１′Ｉ令のアドレス
部く飛び越し先のアドレスを表示づるンに加算し、擬似
ジ１７ンブアドレスを光９−りる。 これがため擬似シマｌシブアドレスを右づる変力〕Ｉ−
１グラｌ＼・ノードハζデータ・ハス１３を経てデータ
処理袋メ゛１４に転送される。従つ（プログラム・カウ
ンタ（まこの１疑似ジャンプノア１−レスのプログラム
・ワードを表示４るようになる。デ〜り処１！Ｉ！装置
；Ｊ１４がアドレス・バス１１を経て記憶装置１０を）
７ドレス指定し一’ＣＩＹｉ似ジャンプアドレスのプロ
グラム・ツー１−を１￥するＪ易合には、このアドレス
を第２隆飾手段の減算回路２Ｇに転送りる。擬似ジャン
グア１−レスを受り取つ１．：後減り）回路は１疑似ジ
ヤンプアドレスから乱数を減Ｗ（）、かくしＣ得た本来
のアドレスをメ七りに伝送りる。従って、データ処理装
置はシ１７ンプ命令を正しく実行することかできる。 メモリ１２から出力されたシ（・ンプ命令でない次のブ
１］グラム・ワードの各々は変更されることなく加綽器
２５を粁てデータ・バス１３に転送される。 しかし、データ１１！ｌ！装置のプログラム・カウンタ
は擬似ジ（・ンブアドレスに向＋−Ｊ　（順次ステップ
しＣいくため、第２１＠飾手段１５は乱数を保持し℃、
メモリに伝送される前にデータ処理装置によりア１’レ
ス・ハスの各７７ドレスから）１１七Ｃ＞を行う。 この動作は、メ七り１２のポー１〜に他のシレンブ命令
が現われるまで絹ｊ続づる。次に１７記１１しのジャン
プ命令が発生づると、シｖＩンノ命令デコータ１８によ
り再び乱数発生器１つを作動さＵで加ｃや器２ｊ）及び
減算回路２６に他の乱数を供給りる。加（ン器２り（ま
、上述した所と同様にデータ・バス１３に擬似ジｔ・ン
ブアドレスを供給Ｊる。第２　＃、’￥−ｒＩｉｌｉ手
Ｆ！ｊ、１５Ｂよ、−この古い乱数を新しい乱数に置換
（、で、データ処Ｊ、！ｉｆ員買にＪ、す１ルｆ似シを
・ンブアドレスを記憶装置１０に伝送りる際に、メ−Ｅ
す１２を適切に］′１〜レス指定し胃るように優る。こ
のようにしＣ、メしり１２の記憶場所に任意に格納され
たジ＼・ンーノ命令の形態の所定群の情報ワードによっ
て、第１　ｐｙ：０１０手段１７を作動さけてこれら擬
似シ１７ンノノ１ドレスを１−タパス１３に伝送りる前
に変化し得る３二うにりる。 次にメモリ１２に格納された／１」グフム・ツーｊ・が
コピーされるものどり−る。この揚台データバス１３に
供給された擬似ジ（ｒンゾノ−ノドレスか二Ｊビー・プ
ログラムに含まれ、従ってこの：Ｊコピーれたブ［１グ
ラムは無効となる。くの′理由（よ］ビーされたプログ
ラムを実イ１りる除ブＬｌグフムの誤った場所が１１−
レス指定されるからである。さらに、コピー作成者が擬
似シｔ・ンブアドレスを出力した後記１わ５装置をアド
レス指定する場合には、供給されたアドレスを第２　ｆ
ｌ’ｉ飾手段により変更づる。従って、コピー作成者は
どの記憶場所をアドレス指定したかを知ることはない。 従つ（、］ビーしたプログラム（Ｊ、完全に無効となる
。 本発明の一例−Ｃは、メ七りから伝送された各ジャンプ
命令にＪ、つて１ビット記厖素子に２進値１を保持しＣ
いる。メモリのくの他の全ての記憶場所において、この
ヒツト位置【、１．２准値０を保乃りるようにしＣいる
。この例にＪ５いては、ジャンプ命令デ：１−ダは、前
記ピッｌ”　ｉｉｔ！憶位置の２進値１に応答して、前
述したように指令信号を発生する回路形態を抹−）（い
る。 また他の回路形態にＪ＞いＣは、全シＡ７ンブ命令をメ
モリの特定の区域に（１゛ｌ置さ１４．［つ認識手段１
６には上記特定の区域の記憶場所のアドレスに応答する
と共に乱数光１−器１９を前述（２１，よ）（ご動１″
ｌさぜる比較器を設置Ｘｌる５、Ｊのルｉ　ｉ’ｉに（
、Ｌ比軸（賛、、＋　７．、　ｆ！／ｌｌえは記１＠崇
了（ごＩＳｊし′、シ、この記：！、）、：、′ｌ−了
に前１．１１ノ′トレスを識別情報どして格納しＣ比較
を１１い（゛するＪ、うにづる。全てのジ１７ンフ゛面
令を−メしり１２の１１Ｊ定１ヌ域に位置さける際（５
二、ｈ、？識手段ｆＪ、　ｌ！ｉｌｌえ（ま持だトｊ或
のアドレスを角７胱するアＩ−レスｊ−」−タを具λる
ようにづる。また曲の（Φ々＆）　ｌ！！ｔ　９．１１
　（１）認、５−ｆ　ｒ’ｊ　ｂ本発明のための、ｉ５
Ｒ識手段どじ石川いることか（さる。 また８２識手段を、ジトンゾ品令たＩ）（＝４＞　＜　
、ｆａｌｌえぽＧ○−１０♀令の３」、うな他の命令或
いはゾ（ｊグラム・カウンタを等スｊツゾｊ、′２歩、
＼μるイ！−居、の他の命令によつＣ作動ざゼることｂ
てきる。 また、種々の手段が第′１及（じ第２１１３ｒ１丁段に
Ｑ−１して可能となり、これら手段に、１列えはインバ
ータを具えジャンプ命令の７）−レス部内の少数のじッ
１へ位置のうちの１ヒツト（）′ｌ置を反φムさぜる」
、）に】ることかでさる１、この」易を口、二は乱於斤
／１器を当然省略できる。 他の例にＪ：ｉ　イ’（は、第１　！Ｋ　ｆｉｆｌｌ　
’１１．Ｖ　Ｉ；ｉ、ｊ４１　エｆ、１、ジャンプ命令
の）２１ミレス部によっＣアドレス指定されるど共に各
シ１１ンブ命令にλＪ　Ｌ　ｉｉ￥１９！アドレスを有
する第１アドレス表を只えるようにする。従って第２修
ｎ…手段には、元の１１へレス部を１０９−覆るための
第２アドレス表を具えることは勿論である。 上述の本発明（Ｊ上述した例に限定される１つのではな
く、ｆ重々の変更を加えることかできる。

【図面の簡単な説明】

図は本発明データ処理シスブムの好適例を示づ略ブ１」
ツタ図゛（ある。 １０・・・記憶装置１１・・・アドレス・バス１２・・
・メモリ　１３・・・データ・バス１４・・・データ処
理装置　１５・・・第２修飾手段１６・・・認識手段　
１７・・・第１ｆ１１０ｉｌＩ’Ｊ一段１８・・・ジャ
ンプ命令テ゛コーダ

Claims (1)

1. 【特許請求の範囲】 １Ｊ−−タ９８理装置及び記憶装置６を具え、該記憶装
   置は保ｄ装置と？υ数のグＬＪクラム・ツーＩ〜を含む
   プ［１グラムのうら少なくとも１つのゾログラｌ＼を格
   納りるメしりどを有し、該メ−しりは）ＩＮグラム・「
   ノート及びその各アドレス・ツーＩ・を含む情報１ノー
   １〜を置換りるＩこめの′１つのボートをイ１し、前記
   保護装置は。 −前記ボートに接わ′Ｃされた第１入力端子をイコし、
   「１つ情報ツー１〜のフラックスから他のブ１」ゲノム
   ・ワードをツノトレス指定するためのノ’ｌ・レス部を
   含むプト］クラム・ワードを石づる！Ｉｌｉ丁のｒ’、
   ｒ　＋＝属りる情報ツー１〜を前記ボーＩ〜で認識りる
   と共にこれにより指令信号を光生りる６、Ｘ識手段ど、 一前記ボー１〜に接続された第２入力端子と１、１ｉｉ
   ｊ記５．ｚ識手トゲに接続されＣ前１．Ｌ！指令信号を
   受ける第３入力端子とを有し、１つ前記指令信号の制υ
   １１下にＣブ（１／／うｌ、・１ノートの夏１ｆｉこよ
   り第１霞１’１ｉｊＩｉｉ、ｉｌ　９卆をｉ’ｉ’　ｔ
   ハ、■］つ前乙Ｃ古己１息挟１１イの第１ｊ−タ出力端
   ］−に拐Ｎヅ、され＜；）第１１１１ｔ　ｆｉｉｂ手段
   とを有し、前記ｊ−タ課埋挟置（ま；−データ信号を受
   １ハするｌこめ：ｉｌ」光用１Ｊ−タ出力端子に接続さ
   れるノータ入力端子と、−受信したデータ信号の制御２
   １じｌ・にてレフ１〜自在な）゛［コグラム・カウンタ
   と、 −前記記１怠装置の第１アドレス入力端子に接続され前
   記プログラム・カウンタにより決まるシーケンスでアｌ
   ’レスイｇ７−）を供給ｄ８第１アドレス出力端子どを
   具える一ノータ処理システムにおい−Ｃ１前記指令信２
   うを＞を牛けじめＩこ前記プログラム・ワードのノア　
   １−レス部に前記第１修飾油剪Ｉを実行し、前記保己（
   装置に（ま、さらに前記第１アＩ−レス入力幅１子に１
   ′ｇｊ−続された第４入力端子と前記ボー１へに接続さ
   れた第２アドレス出力端子とを有し、ツノ１−レス飢号
   の受信により第２窪Ｉ′ｔｉｂ演τ）を芙＜ｊしてｉＩ
   Ｊ記第１修ｆｉｆｊ演算を補償する第２灯ｒ仙手［すを
   設（ブるようにしたことを特徴どηるデータ処理システ
   ム。 ２、前記所定ｌｉｄの各プログラム・ワードは、フ［］
   グラム・カウンタの符ス゛アップ段歩を行う命令を具え
   るようにしたことを特徴とする特Ｍ′Ｆ　請求の範囲第
   １１Ｆ！記載のデータ処理システム。 ３　、　ｇＨ，記所定群のブｒ−］　ｌ／’　５ム・ワ
   ードはΔプコード（オペレーショノールニ］−ド）を具
   え、前記認識手段はプロフラノ、・ツー１へのオブコー
   １へ部を解読するだめのＡブコード・デコータを貝える
   Ｊ、うにしＩこことを特徴と覆る！ｌｌ！Ｊ　請求の範
   囲第′１項又は第２項記載のデータ処理システ１１゜ ４、前記ム２識手段は、前記所定１）Ｙに属するアドレ
   ス・ワードを解読づるためのアドレス・テコータを具え
   るようにしたことを特徴とする特許請求の範囲第１項又
   （ｓＬ第２項記載のデータ処理システｌ＼。 ｊ）、前記認識手段は、前記所定群の各情報ツー１〜に
   スＪＬ、ｃ識別ＩＦｔ報を格、納−するための記１，０
   累子と、前記記憶素子に接続され／、：第′１比（１Ｑ
   １÷３入力端子及Ｏ・前記第１入力端子に接ＩＡ：さ１
   １　／、＝第２比較器入）ｊ端子を有し、１１（給され
   ｌ、：情報ワード及び識別情報を比較りることにＪ、す
   ｎす記認識を達成する比φφ器とをり↓え、前記識別情
   報と前記情報ツー）〜どの一独により指令１．４号を光
   生り−るようにしたことをｌ１１ｔｉｅど）ｊる特許請
   求の範囲第１項また（よ第２　ｊｌｌに記載の−Ｌ−タ
   処理システム。 ６、前記所定群の各ブ「−１グラム・ワード（３１シト
   ンブ命令どジトンブタＬを示１ノフ［１グラム・ツー１
   −のアドレス・ワードどをＬ−１えるＪ、う１Ｊ１）た
   ことを特徴とする特５′１請求の範囲第２１Ｊ’ｊ乃至
   第５１ｉ″ｉの何れかに記載のｊ−り処理システム。 ７、前記識別情報はノＭｌグラム・）ノーＩ・の内容の
   少なくとも１部分を員えるようにしｌこことを特徴とす
   る特５′Ｆ請Ｊ２の範囲第！：）　Ｊｊｌｊ記・１表σ
   片ノータ処理システム。 ８、前記識別情報は、ア１−レス・ワードの内容の少な
   くどし１部分を具えるようにしたことを＃、１　？ｆｆ
   ′ｉどηる特許請求の範囲第５項記載のデータ処理シス
   テム。 ９、前記第１及び第２　’ＩＮ　ｆｌｉｊ　１ｉｉｊ鉾
   は、数学的演韓をｊ商用づるようにしたことを特徴とす
   る第１項乃〒第ε）項の何れかに５．α載のデータ処理
   システム。 １０、前記第１　ｆｌとｆ；ｉ１１手段ｋＪ　ｆｊ’：
   　ｉ？［！アドレス部にある値を加紳η−るための加紳
   器を具え、前記第２１６飾丁段は前記アドレス（ｉ２号
   から前記の伯を減障するための減紳回路を具えるように
   したことを特１１シどりる特δ′［請求の範囲第９項記
   Ｉ戒のデータ処理システム。 １１、前記第１降飾手段（３１、前記埴を発生づ−るた
   めの乱みシ丘生器を具え、乱数発生器には前記；直を供
   給づるための前記第２　ｆＩ　ｆＮｈ手段に接続され！
   ご出ツノ※Ｍ；子を設（プるようにしたことを特ｉ７タ
   どりる！ｌ’ｒ　＋ｉＩｌ請求の範囲第１０項記載のデ
   ータ処理システム。 １２、前記記１０共置にはメしり及び１′Ａ：謁装置４
   ↓ｌえるようにしたことを特ｉＹＱとＪる特Ｘ’ｌ請求
   のＫ　囲Ｎ’＋　１　項１’＋　争第１１１ｊ’ｊ　Ｏ
   ）　Ｉｌｌ　ｔＬ　カｆ、、：　ｏｔ　ｉｌｉ　（ｊ）
   　ｊ−タ処理システムに利用りる記１ｉ：？、拍ｉ７″
   １１１゜１３、待５′［請求の範囲第１項ノリラ゛第１
   １Ｊ［ｌの何れかに記載の１゛−タ処理シスｊムに使用
   される保護手段。 １４、前記記憶′！Ａ陀を集積回路技１・Ｆｌを用い−
   （４Ｍ成し、メ七り及び伏設装置を同一ザッフ“周間１
   に集積化Ｊるようにしたことを４；’＋　ｉ’ｉンどり
   に、１°１訂請求の範囲第４２Ｊｊｌｉｊピ戟の記憶装
   ｆｔ３　。 １５、特許請求の範囲第１２項または第１４　Ｊｆｊ記
   ＋１１５の記憶装置を具えることを１″ｊ徴ど規るヒデ
   Δ・ゲーム・モジコール。