JPS60177498A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS60177498A
JPS60177498A JP59033018A JP3301884A JPS60177498A JP S60177498 A JPS60177498 A JP S60177498A JP 59033018 A JP59033018 A JP 59033018A JP 3301884 A JP3301884 A JP 3301884A JP S60177498 A JPS60177498 A JP S60177498A
Authority
JP
Japan
Prior art keywords
address
key data
flip
circuit
rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59033018A
Other languages
English (en)
Other versions
JPH0156413B2 (ja
Inventor
Masanobu Yoshida
吉田　正信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59033018A priority Critical patent/JPS60177498A/ja
Priority to US06/700,176 priority patent/US4718038A/en
Priority to KR1019850000958A priority patent/KR890004999B1/ko
Priority to DE85101829T priority patent/DE3587344T2/de
Priority to EP85101829A priority patent/EP0154252B1/en
Publication of JPS60177498A publication Critical patent/JPS60177498A/ja
Publication of JPH0156413B2 publication Critical patent/JPH0156413B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、データコピーが不可能もしくは困雑な半導体
記↑、ａ装置に関する。
従来技術と問題点 テレビゲームなどではマイクロコンピュータ（マイコン
）の制御プログラム（該ゲームの内容を規定するプログ
ラム）をＥＰＲＯＭ　（電気的にプログラム可能な読取
専用メモリ）に収め、該ＲＯＭをマイコンにセットして
動作させるという方式をとるものがあるが、かかるプロ
グラムはＲＯＭから読出されて盗用されることがある。
ゲームプログラムは、その作成の労の他に、着想を得る
のが容易でなく、それを簡単にコピー、盗用されたので
は敵わない。
テレビゲームに限らず一般にシステム設計者が苦心して
作ったプログラムを格納したＦ３０Ｍの内容をコピーし
、同様なシステムを短期間に製作して発売する者が存在
する。このような場合、創業者利益を確保するため、コ
ピー不可能なＲＯＭの開発が望まれる。
コピーを不可能にするＲＯＭは種々開発されており、例
えば特殊な処理をしないご読出し出力が全く得られない
、或いはオール１又はＯが出力される、というものがあ
る。しかしこのような方式では細工がしであることがす
ぐ分ってしまう。そ　−して該細工部ち上記特殊な処理
をするための手段またはキーをＲＯＭ自身に持たせてお
くと、そのキーが察知され、結局は読出されてしまう恐
れがある。
発明の目的 本発明は、記憶データのコピーが不可能、少なくとも著
しく困難な半導体記憶装置を提供しようとするものであ
る。具体的にはＲＯＭから一応データを読み出すことは
できる、しかしプログラムとしては目茶目茶でマイコン
は所定の動作をしない、従って不動作の原因は何処にあ
るのか分りにくい、キーはＲＯＭにはないので察知は不
可能な該ＲＯＭを提供しようとするものである。
発明の構成 本発明は、データを格納する半導体記憶装置のアドレス
信号回路に、キーデータを入力される揮発性記憶素子と
、該記憶素子が出力するキーデータとアドレス信号との
論理をとる論理ゲートとからなるアドレス変更回路を設
け、該アドレス変更回路の出力でアクセスするようにし
てなることを特徴とするが、次に図面を参照しながらこ
れを説明する。
発明の実施例 第１図は通常のＲＯＭを示し、ＡＤＩ−ＡＤｎは該ＲＯ
Ｍをアクセスするアドレス信号の第１〜第ｎビツト、Ｒ
Ｄは該ＲＯＭの読出しデータを示す。
第２図は本発明の実施例を示し、第１図と同じ部分には
同じ符号が付しである。Ｇ１．Ｇ２・・・・・・はアド
レス信号ビットＡＤＩ、ＡＤ２．　・・・・・・のＲ○
ＭＩＯへの入力回路に挿入された排他オアゲート、２１
，２２．・・・・・・は該ゲートの他方の入力となる出
力を生じるフリップフロップ回路、３１゜３２、・・・
・・・は該フリップフロップ回路の入力端を当該アドレ
ス信号ビット入力端１１，１２．　・・・・・・に接続
するトランスファゲート又はスイッチ、４０はｎチャン
ネルＭＯ３）ランジスタで構成された該スイッチを信号
φのＨ（ハイ）レベル、Ｌ（ロー）レベルにより一斉に
開閉する制御線で該ＭＯＳトランジスタの各ゲートに接
続される。排他オアゲート、フリップフロップ回路、お
よびスイッチからなる回路は図ではＧ１と２１と３１３
　Ｇ２と２２と３２の２組しか示していないが、これは
アドレス信号ビット数だけ、本例ではｎ組設げる。勿論
これより少なく設け、一部は固定つまりアドレス変更な
しとしてもよいが、少なくして変更なしのビットが増え
る程解読される危険は増える。
動作を説明するに、信号ψをＨ（ハイ）レベルにすると
スイッチ３１．３２．・・・・・・は閉じ、フリップフ
ロップ回路２１，２２．　・・・・・・の入力端はアド
レス信号ビットの入力端１１，１２．・・・・・・に接
続される。従って該入力端１１，１２．・・・・・・に
信号ビットＡＤＩ、ＡＤ２−．　・・・・・・（この場
合ＡＤＩ。
ＡＤ２．・・・・・・は前述のキーになる）を加えると
これらはフリップフロップ回路２１，２２．・・・・・
・をその“１”、“０”に応じてセットしまたはりセン
ト状態のま＼とし、こうして信号ビット本例ではキーが
フリップフロップ回路２１．２２．・・・・・・に取込
まれる。
このような状態で入力端１１，１２．　・・・・・・に
ＲＯＭ１０をアクセスするアドレス信号ヒントＡＤ１、
ＡＤ２．・・・・・・を加えると、ゲートＧｌ、Ｇ２゜
・・・・・・は排他オアであるからフリップフロップ回
路２１．２２．・・・・・・の出力がＯならそのま−１
なら反転されてＲＯＭｌ０に加わる。従って入力端１１
．１２．・・・・・・に加わるアドレスがＯＯ・・・０
０゜００・・・０１，００・・・ｉｏ、ｏｏ・・・１１
．・・・・・・１０進数で表現して０，１，２，３．・
・・・・・と逐次＋１される規則正しい変化をしてもＲ
ＯＭｌ０をアクセスするアドレスは例えば０，１０．３
．・・・・・・など不規則なもの（その変化態様はフリ
ップフロップ回路２１，２２．・・・・・・に格納され
たキーデータにより定まる）になる。しかし、ＲＯＭｌ
０はＥＰＲＯＭであるから、書込み時に成るキーデータ
を用いてアドレス変更して書込みを行ない、そのキーデ
ータと同しキーデータを用いて読取りを行なうと、書込
んだデータを書込み時と同じアドレスで読出ずことがで
き、０，１．２．３．・・・・・・の番号を付されたプ
ログラムステートメントをこの順で読出ずことなどが簡
単にできる。
しかしフリップフロップ回［ｉ！＆２１，２２．　・・
・・・・に格納するキーデータが書込み時と読取り時で
異なるなら書込み時アドレスで書込みデータを続出ずこ
とはできない。そこで本装置の正当な使用者などだ４ノ
がキーデータ（書込み時に用いたキーデータ）を知って
おり、読取りに当っては前述のようにしてフリップフロ
ップ回路２１，２２．・・・・・・へ該キーデータを入
力し、然るのちＲＯＭ読取りを行なうようにすれば書込
み時と同様にＲＯＭｌ０をアクセスし、記憶データを取
出すことができるが、該キーデータを知らない者がＲＯ
Ｍｌ０を読出そうと思っても目茶目茶な順序でアクセス
されるので記憶データ取出しは至難の業である。
フリップフロップ回路は電源をオフにすると状態を維持
できないから、使用者がキーデータをフリップフロップ
回路２１．２２．・・・・・・へ入力して本回路を動作
させ使用済みで電源を断にすればキーデータは失なわれ
、他の者がキーデータを察知することはできない。この
フリップフロップ回路は電源投入時にリセットされるよ
うにしておくのがよく、そしてキーデータ入力はその後
ＣＰＵが自動的に行なうようにプログラムを組んでおく
ことが考えられる。フリップフロップ回路２１゜２２、
・・・・・・かりセットされた状態つまり０を出力する
状態でＲＯＭｌ０の書込み、読出しを行なうと、ゲート
Ｇ１．Ｇ２．・・・・・・は排他オアであるからアドレ
ス変更はなく、通常のＲＯＭとして動作する。
ゲートＧｌ、Ｇ２．・・・・・・、フリップフロップ回
路２１．２２．　・・・・・・、スイッチ３１，３２．
　・・・・・・などからなるアドレス変更回路５０ば、
ＲＯＭｌ０内に設けて又はＲＯＭｌ０搭載プリント板な
どに取付けてもよい。またフリップフロップ回路２１．
２２．・・・・・・は図示のように各々独立した１箇と
しても、或いはシフトレジスタの各素子としてもよい。
後者の場合はｎビットシフトレジスフを設けてその各段
の出力を取り出してこれをゲートＧｌ、Ｇ２．・・・・
・・Ｇｎへ加えるようにし、シフトレジスタへのキーデ
ータ入力はその一端より直列に逐次シフトインすること
ができる。要は、このフリップフロップ回路２１，２２
．・・・・・・は、キーデータを入力される揮発性記憶
素子であればよい。
発明の詳細 な説明したように本発明ではキーデータを入力する揮発
性記憶素子２１，２２．・・・・・・と、該素子の出力
と入力アドレスとの論理をとるゲートＧｌ。
Ｇ２．・・・・・・からなるアドレス変更回路を設けた
ので、該キーデータを作成した又は知らされた者のみが
ＲＯＭを正宙に読出すことができ、不正なＲＯＭデータ
読出し、コピー取りを防ぐことができる。キーデータは
アドレス変更回路に當時存在するのではなく、電源断で
消滅し、電源投入後に再入力して使用されるので、キー
データの不正入手は困難である。またアドレス信号を加
えてアクセスすればＲＯＭ読出し出力はあるので、細工
されていることに気付きにくいという利点がある。
【図面の簡単な説明】
第１図はＲＯＭの説明図、第２図は本発明の実施例を示
す論理回路図である。 図面で、１０はデータを格納する半導体記憶装置、ＡＤ
Ｉ、ＡＤ２．・・・・・・はアドレス信号ビット、２１
．２２．・・・・・・はキーデータを入力される揮発性
記憶素子、Ｃ１，Ｇ２．・・・・・・は論理ゲート、５
０はアドレス変更回路である。 出願人　富士通株式会社 代理人弁理士　青　柳　稔 第１図 １°０ 第２図 φ 手続補正書（自発） 昭和６０年：１月Ｉ）９日 特許庁長官　志　賀　学　殿 １、事件の表示 昭和５９年特許願第３３０１８号 ２、発明の名称 半導体記憶装置 ３、補正をする者 事件との関係　特許出願人 住　所　神奈川県用崎市中原区上小田中１０１５番地名
称　（５２２）富士通株式会社 代表者　山　本　卓　眞 ４、代　理　人　〒１０１ ５、補正命令の日付　な　し ６、補正により増加する発明の数　な　し別　紙 ＋１１明細ｌの特許請求の範囲を次の様に補正する。 憶素子と、該記憶素子が出力するキーデータとアドレス
信号との論理をとる論理ゲー１−からなるアドレス変更
回路を設け、該アドレス変更回路で変更されたアドレス
信号でアクセスするようにしてなることを特徴とする半
導体記憶装置。Ｊ （２）同第３頁１２〜１７行の「本発明〜してなる」を
次のように補正する。 「本発明の半導体記憶装置は、アドレス信号入力回路に
、アドレス入力端子からキーデータが入力される揮発性
記１．α素子と、該記憶素子が出力するキーデータとア
ドレス信号との論理をとる論理ゲートからなるアドレス
変更回路を設け、該アドレス変更回路で変更されたアド
レス信号でアクセスするようにしてなる」

Claims (1)

    【特許請求の範囲】
  1. データを格納する半導体記憶装置のアドレス信号回路に
    、キーデータを入力される揮発性記憶素子と、該記憶素
    子が出力するキーデータとアドレス信号との論理をとる
    論理ゲートとからなるアドレス変更回路を設け、該アド
    レス変更回路の出力でアクセスするようにしてなること
    を特徴とする半導体記憶装置。
JP59033018A 1984-02-23 1984-02-23 半導体記憶装置 Granted JPS60177498A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59033018A JPS60177498A (ja) 1984-02-23 1984-02-23 半導体記憶装置
US06/700,176 US4718038A (en) 1984-02-23 1985-02-11 Data security device for storing data at a peripheral part of the device during power down thus preventing improper retrieval
KR1019850000958A KR890004999B1 (ko) 1984-02-23 1985-02-16 프로그램 가능 판독 전용 메모리장치 및 그를 이용한 메모리시스템
DE85101829T DE3587344T2 (de) 1984-02-23 1985-02-20 Vorrichtung mit programmierbarem Festspeicher und Speicheranordnung zu deren Anwendung.
EP85101829A EP0154252B1 (en) 1984-02-23 1985-02-20 Programmable read only memory device and memory system employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59033018A JPS60177498A (ja) 1984-02-23 1984-02-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPS60177498A true JPS60177498A (ja) 1985-09-11
JPH0156413B2 JPH0156413B2 (ja) 1989-11-30

Family

ID=12375061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59033018A Granted JPS60177498A (ja) 1984-02-23 1984-02-23 半導体記憶装置

Country Status (5)

Country Link
US (1) US4718038A (ja)
EP (1) EP0154252B1 (ja)
JP (1) JPS60177498A (ja)
KR (1) KR890004999B1 (ja)
DE (1) DE3587344T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219823A (ja) * 1990-03-09 1992-08-10 Gold Star Electron Co Ltd Ｒｏｍデータの保護方法及び装置
US6014443A (en) * 1996-05-21 2000-01-11 Kabushiki Kaisha Toshiba Semiconductor memory device having copy protect function and method for accessing the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT390148B (de) * 1985-08-22 1990-03-26 Novomatic Automatenindustrie U Anordnung zum entschluesseln von befehlen
JPS62110797U (ja) * 1985-12-25 1987-07-15
JP2513462B2 (ja) * 1986-03-26 1996-07-03 株式会社日立製作所 マイクロ・コンピユ−タ
US5261110A (en) * 1986-10-10 1993-11-09 Hitachi, Ltd. System for performing writes to non-volatile memory elements in a minimal time
US5038320A (en) * 1987-03-13 1991-08-06 International Business Machines Corp. Computer system with automatic initialization of pluggable option cards
EP0299697B1 (en) * 1987-07-15 1993-09-29 Hitachi, Ltd. Semiconductor integrated circuit device
US5257234A (en) * 1987-07-15 1993-10-26 Hitachi, Ltd. Semiconductor integrated circuit device
JPH0235524A (ja) * 1988-03-14 1990-02-06 Advanced Micro Devicds Inc バスコンパチブルプログラマブルシーケンサ
KR0135082B1 (ko) * 1988-04-28 1998-04-20 오가 노리오 정보 기억방법 및 그 장치
JPH0752405B2 (ja) * 1988-12-14 1995-06-05 日本電気株式会社 シングルチップマイクロコンピュータ
FR2649813B1 (fr) * 1989-07-17 1996-12-27 Vernois Goulven Memoire monolithique perfectionnee
US5204840A (en) * 1989-08-08 1993-04-20 Mazur Jeffrey G Means and methods for preserving microprocessor memory
GB8919301D0 (en) * 1989-08-24 1989-10-11 Jonas Wayne A "electronic memory"
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
GB9121591D0 (en) * 1991-10-11 1991-11-27 Pilkington Micro Electronics Data security arrangement for semiconductor programmable logic devices
JP3251968B2 (ja) * 1992-01-20 2002-01-28 富士通株式会社 半導体記憶装置
JP3390482B2 (ja) * 1992-06-12 2003-03-24 株式会社リコー ファクシミリ装置
JP2953267B2 (ja) * 1992-10-13 1999-09-27 コナミ株式会社 画像作成装置における外部メモリ制御装置
JPH06208516A (ja) * 1992-10-27 1994-07-26 Toshiba Corp セキュリティ回路
FR2698195B1 (fr) * 1992-11-19 1994-12-16 Gemplus Card Int Procédé et circuit de cryptage et d'authentification pour carte à mémoire synchrone.
GB2276254B (en) * 1993-03-20 1997-10-01 Motorola Inc Data storage device
NL9301880A (nl) * 1993-11-02 1995-06-01 Robert Eric Hertzberger Werkwijze en inrichting voor de opslag van gegevens in het bijzonder pincodes.
JP3371682B2 (ja) * 1996-04-26 2003-01-27 トヨタ自動車株式会社 半導体記憶装置
JP2001306400A (ja) * 2000-04-21 2001-11-02 Sharp Corp 半導体記憶装置、その制御装置、および電子機器
TW508494B (en) * 2001-03-28 2002-11-01 Shansun Technology Company Data protection device capable of self-defining address arrangement sequence in protection area of storage device
JP2008003976A (ja) 2006-06-26 2008-01-10 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
JP2008027327A (ja) 2006-07-25 2008-02-07 Sony Corp メモリアクセス制御装置および方法、並びに、通信装置
KR101659445B1 (ko) 2016-02-29 2016-09-23 정진우 차량용 방충망 세트

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461301A1 (fr) * 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US4375086A (en) * 1980-05-15 1983-02-22 Ncr Corporation Volatile/non-volatile dynamic RAM system
JPS57109183A (en) * 1980-12-26 1982-07-07 Hitachi Ltd Non-volatile memory
JPS57161946A (en) * 1981-03-30 1982-10-05 Fujitsu Ltd Microcomputer with protecting mechanism for memory contents
US4513389A (en) * 1981-11-12 1985-04-23 Ncr Corporation ROM security circuit
US4435786A (en) * 1981-11-23 1984-03-06 Fairchild Camera And Instrument Corporation Self-refreshing memory cell
EP0114522A3 (en) * 1982-12-27 1986-12-30 Synertek Inc. Rom protection device
DE3415209A1 (de) * 1983-04-29 1984-10-31 N.V. Philips' Gloeilampenfabrieken, Eindhoven Speichereinheit mit einem speicher und einer schutzeinheit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04219823A (ja) * 1990-03-09 1992-08-10 Gold Star Electron Co Ltd Ｒｏｍデータの保護方法及び装置
US6014443A (en) * 1996-05-21 2000-01-11 Kabushiki Kaisha Toshiba Semiconductor memory device having copy protect function and method for accessing the same

Also Published As

Publication number Publication date
KR850006746A (ko) 1985-10-16
EP0154252A2 (en) 1985-09-11
EP0154252B1 (en) 1993-05-19
US4718038A (en) 1988-01-05
EP0154252A3 (en) 1989-08-30
JPH0156413B2 (ja) 1989-11-30
DE3587344D1 (de) 1993-06-24
DE3587344T2 (de) 1993-12-16
KR890004999B1 (ko) 1989-12-04

Similar Documents

Publication Publication Date Title
JPH0156413B2 (ja)
KR940005784B1 (ko) 보안회로
US4513389A (en) ROM security circuit
JPH01296361A (ja) メモリカード
US5987581A (en) Configurable address line inverter for remapping memory
KR960004734B1 (ko) 정보 보호방법 및 정보기억미디어
TW384539B (en) Semiconductor memory device having copy dsta protect function and method for accessing the same
JPH04141794A (ja) Ｉｃカード
JPH08124380A (ja) 半導体メモリ及び半導体メモリアクセス方法
US5450366A (en) IC memory card
JPH03204053A (ja) 読出し専用メモリ
US20110289293A1 (en) Semiconductor device
EP0595288A1 (en) Security circuit for protecting data stored in memory
JPH0668740B2 (ja) デ−タ処理装置におけるデ−タの秘密保護装置
JPS6325748A (ja) 電子回路の制御方法およびこの制御方法を実施するための回路
KR890012316A (ko) 프로그램가능한 메모리 데이터 보호회로
JPS61500992A (ja) コンピュ−タシステムにおける、またはそれに関する改良
JPS623520B2 (ja)
KR960004223B1 (ko) 기억장치
JPS59113600A (ja) 高信頼記憶回路装置
JPH03276346A (ja) メモリカード
JP2659147B2 (ja) 評価用マイクロコンピュータ
JPH04359320A (ja) 電子機器
JPS6289294A (ja) アドレスデコ−ド回路
JPS62165253A (ja) 不揮発性メモリ内蔵ｌｓｉ