JPS603034A - 時間監視回路 - Google Patents
時間監視回路Info
- Publication number
- JPS603034A JPS603034A JP58110653A JP11065383A JPS603034A JP S603034 A JPS603034 A JP S603034A JP 58110653 A JP58110653 A JP 58110653A JP 11065383 A JP11065383 A JP 11065383A JP S603034 A JPS603034 A JP S603034A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- section
- address
- address pointer
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は多数のプログラムrjJ能な時間監視回路に
関するものである。
関するものである。
く背 )j(ン
rrt米、この神のプログラム■」能な時間監視(以後
「11冒1η!!iii視」を「−タイマ」と略す)回
路としては、1固々の匡り路がそれぞれフリソフ゛フロ
ップにより構成はれたパイナリツJウンタにより実現さ
れていた1、そのため、多数のタイマ回路ケバ−ドウエ
アで実現する必要がある場合、ハードウェア昂か膨大に
なるという欠点があった1、 首だ従来のタイマ回路は、谷カウンタの更新間隔が外部
からの基準クロック(一定植)に依存するため、広範囲
の瞥視時間値を設定用能なタイマ回11脣を実現するた
めには、ノJウンタのビット数を」1.!7加する必扱
があった。
「11冒1η!!iii視」を「−タイマ」と略す)回
路としては、1固々の匡り路がそれぞれフリソフ゛フロ
ップにより構成はれたパイナリツJウンタにより実現さ
れていた1、そのため、多数のタイマ回路ケバ−ドウエ
アで実現する必要がある場合、ハードウェア昂か膨大に
なるという欠点があった1、 首だ従来のタイマ回路は、谷カウンタの更新間隔が外部
からの基準クロック(一定植)に依存するため、広範囲
の瞥視時間値を設定用能なタイマ回11脣を実現するた
めには、ノJウンタのビット数を」1.!7加する必扱
があった。
〈発明の概を〉
この発明はと71らの欠点を解決するため、タイマml
J御回路を共通化し、タイマカウンタのタイナミツタな
割当てを可能として少ないハードウェア量で設定1J能
なタイマ回路数の増大を図ると共にタイマ要求時、基準
タイマ値を設定することにより、少ないカウンタビット
数で広範囲のタイマ設定が可能なタイマ回路を実現する
ものである1、〈実施例〉 第1図はこの発明の実施例に用いられ、外部回路から出
力されるタイマ?17j制御語(Tへ4CWと記す場合
がある)の形式例であり、第0−第7ビツトの8ヒツト
の’rrn61時間値フィールド、化8.弔9ビットの
2ピノ)・の74+、−4=タイマ1直フィールド、第
1 (J 、 fi;、 、1 ]ヒツトの2ヒツトの
タイマ種別フィール)・、第12〜第]5ヒツトの4ヒ
ツトのパスft′r−>’rクループ識別子フィールド
及び第16〜第23ビットの8ヒツトのパス番>3−フ
ィールドがう成るi’jl RI2賠祝時間1直フィー
ルドV」1、O〜255の1直を設定でき、その設定値
に次に述へる基準タイマ値を乗すると、所要の監視1l
Jj間になる。前記基準タイマ値フィールドは、基準タ
イマ値として10ミリ秒、1秒及び1分の指定ができる
。基準タイマ値フィールドで例えば」ミリ秒を指定する
と、0〜2560 ミ’)秒の時間を1分の指定では0
〜256分の時間荀そJlぞれ9trj:祝指示可能と
なる。前+jLタイマ(中別フィールドわ」、L” O
〜T 3のJ旨匣ができ、171J−1’、’l線で4
.、、 ()#i寸での異なるタイマが設定できる。1
)[f記バス番号グループ識別子フィベルトはタイマの
依頼几を示し、例えば)11)信制御プログラム内の処
理ルーチンに対応させることができる。
J御回路を共通化し、タイマカウンタのタイナミツタな
割当てを可能として少ないハードウェア量で設定1J能
なタイマ回路数の増大を図ると共にタイマ要求時、基準
タイマ値を設定することにより、少ないカウンタビット
数で広範囲のタイマ設定が可能なタイマ回路を実現する
ものである1、〈実施例〉 第1図はこの発明の実施例に用いられ、外部回路から出
力されるタイマ?17j制御語(Tへ4CWと記す場合
がある)の形式例であり、第0−第7ビツトの8ヒツト
の’rrn61時間値フィールド、化8.弔9ビットの
2ピノ)・の74+、−4=タイマ1直フィールド、第
1 (J 、 fi;、 、1 ]ヒツトの2ヒツトの
タイマ種別フィール)・、第12〜第]5ヒツトの4ヒ
ツトのパスft′r−>’rクループ識別子フィールド
及び第16〜第23ビットの8ヒツトのパス番>3−フ
ィールドがう成るi’jl RI2賠祝時間1直フィー
ルドV」1、O〜255の1直を設定でき、その設定値
に次に述へる基準タイマ値を乗すると、所要の監視1l
Jj間になる。前記基準タイマ値フィールドは、基準タ
イマ値として10ミリ秒、1秒及び1分の指定ができる
。基準タイマ値フィールドで例えば」ミリ秒を指定する
と、0〜2560 ミ’)秒の時間を1分の指定では0
〜256分の時間荀そJlぞれ9trj:祝指示可能と
なる。前+jLタイマ(中別フィールドわ」、L” O
〜T 3のJ旨匣ができ、171J−1’、’l線で4
.、、 ()#i寸での異なるタイマが設定できる。1
)[f記バス番号グループ識別子フィベルトはタイマの
依頼几を示し、例えば)11)信制御プログラム内の処
理ルーチンに対応させることができる。
r?if記パス番号フィールドは、タイマ(i−要求す
る回線番号を示す。、 イ82図はこの発明の太71i!11夕11のブロック
図を示す、1(弓、外部回路から出刃されたタイマ制御
語を保持するタイマ登録レジスタB1112(dタイマ
の登録更新制側1部、3は複数のタイマilj制御語を
保持するタイマ制御語記憶部、4(づ:タイマ登録用の
タイマflilllIi11 nfa 記憶部アドレス
を保持する登録アドレスポインタ部であり、インクリメ
ンタ/デクリメンタを有する。5はタイマfti制御語
の基(■タイマ1向フィールドで指定した3種類の基準
11〜タイマl1jJ路をもつ内部インターバルタイマ
剖、6tl:1タイマ史gj JTJ ノタイマ制御語
記憶部アドレスを保持する(新アドレスポインタ部であ
シ、インクリメンタを有する。。
る回線番号を示す。、 イ82図はこの発明の太71i!11夕11のブロック
図を示す、1(弓、外部回路から出刃されたタイマ制御
語を保持するタイマ登録レジスタB1112(dタイマ
の登録更新制側1部、3は複数のタイマilj制御語を
保持するタイマ制御語記憶部、4(づ:タイマ登録用の
タイマflilllIi11 nfa 記憶部アドレス
を保持する登録アドレスポインタ部であり、インクリメ
ンタ/デクリメンタを有する。5はタイマfti制御語
の基(■タイマ1向フィールドで指定した3種類の基準
11〜タイマl1jJ路をもつ内部インターバルタイマ
剖、6tl:1タイマ史gj JTJ ノタイマ制御語
記憶部アドレスを保持する(新アドレスポインタ部であ
シ、インクリメンタを有する。。
7はタイマ更新時、タイマ回路数fi7j Me憶ti
t; 、−3の:F7C出し出力を保持するタイマ更新
レジスタであり、その監視時間11r1−フィールドに
テクリメンタヶ有する3゜8 +d、登録アドレスポイ
ンタ部4と史1:J1°アドレスポインタ部6の内界を
比較するしヒ1l19器である1、次l/(動作例を示
す。タイマ登隊しジスタ都1にタイマ匍j御語が出力さ
れると、f録史刊制向1部2はその制佃1部2内に作動
している。タイマ′11i制御KM記1.6部;37)
・オーツ・フローしていることを示すタイマスクツクオ
ーバフローフラグをチェックシ、ソのフラグか′(ビ′
であれば登録アドレスポインタ部4をインクリメンl−
(+ ]、 ) した値をアドレスとしてタイマ制御’
Mf’を記憶部3へ登録ンジスタ部1のタイマ制佃1、
治を(名納する。
t; 、−3の:F7C出し出力を保持するタイマ更新
レジスタであり、その監視時間11r1−フィールドに
テクリメンタヶ有する3゜8 +d、登録アドレスポイ
ンタ部4と史1:J1°アドレスポインタ部6の内界を
比較するしヒ1l19器である1、次l/(動作例を示
す。タイマ登隊しジスタ都1にタイマ匍j御語が出力さ
れると、f録史刊制向1部2はその制佃1部2内に作動
している。タイマ′11i制御KM記1.6部;37)
・オーツ・フローしていることを示すタイマスクツクオ
ーバフローフラグをチェックシ、ソのフラグか′(ビ′
であれば登録アドレスポインタ部4をインクリメンl−
(+ ]、 ) した値をアドレスとしてタイマ制御’
Mf’を記憶部3へ登録ンジスタ部1のタイマ制佃1、
治を(名納する。
なお登録アドレスポインタFil; 4をインクリメン
トした結果、オーバフローが発生した場合、即ちタイマ
制御語記憶81S3が/i:’jr杯であることを示す
場合は、その<)録アドレスポインタ部4の更新、及び
タイマ制御語記憶部3への4“[1納は行わず、タイマ
スクツクオーバフロ−フラグを” i ”にし、外部回
路に対しクイマスタツクオー)(フローの割込みを発生
ずる。外部回路はそのオーツくフローしたタイマ制御M
1をタイマ登録レジスフ部1から回収することかでさる
。
トした結果、オーバフローが発生した場合、即ちタイマ
制御語記憶81S3が/i:’jr杯であることを示す
場合は、その<)録アドレスポインタ部4の更新、及び
タイマ制御語記憶部3への4“[1納は行わず、タイマ
スクツクオーバフロ−フラグを” i ”にし、外部回
路に対しクイマスタツクオー)(フローの割込みを発生
ずる。外部回路はそのオーツくフローしたタイマ制御M
1をタイマ登録レジスフ部1から回収することかでさる
。
内部インターバルタイマH−4B 5の1つのタイマか
らタイムアウトが発生すると、登録更新制御部2は更新
アドレスポインタ部6の内容をアドレスとしてタイマ1
liili御:rFF記i:’11’!、部3からタイ
マiffり御iFIを瓶出し、タイマ史Yj1し/スタ
フにf呆1−!、する5、(欠に;i;:lI込みを発
生したり、lj i−%f4タイマのセp→j1と、史
オj1し/スタフのタイマ制佃j語内のタイマ種別フィ
ールドで指定されるタイマ種別と比軟し、一致ずれり−
[そのタイマ制御ff4.の’+i:i視時間帥フィー
ルドの内′谷ケブクリメントする。そのチクリメントの
1)?、呆か“’ CI ”になった」場合Q」二、外
部回路に対し、タイツ、アウト発生の割込みを行う1.
そのタ1部回路&:l:タイムアウ1− したタイマ制
御語をタイマ史1ブルジスク7から回収することができ
る。前記・1:1°j1杉1111゛J]11]111
′Jフイールドのチクリメントの結果が” (1”でな
い場合は、そのタイマ制f1印iij十を史眉1アドレ
スポインタjrlj 6の7」ζすタイマ制1i111
混(記]、意部3へう者納する。タイマ刊1別が不一致
の場合は、史耕ア)・レスポインタ部6をインクリメン
トして次のタイマ1lr1.l 1ilil i:!j
の史YIi処理に移行する。
らタイムアウトが発生すると、登録更新制御部2は更新
アドレスポインタ部6の内容をアドレスとしてタイマ1
liili御:rFF記i:’11’!、部3からタイ
マiffり御iFIを瓶出し、タイマ史Yj1し/スタ
フにf呆1−!、する5、(欠に;i;:lI込みを発
生したり、lj i−%f4タイマのセp→j1と、史
オj1し/スタフのタイマ制佃j語内のタイマ種別フィ
ールドで指定されるタイマ種別と比軟し、一致ずれり−
[そのタイマ制御ff4.の’+i:i視時間帥フィー
ルドの内′谷ケブクリメントする。そのチクリメントの
1)?、呆か“’ CI ”になった」場合Q」二、外
部回路に対し、タイツ、アウト発生の割込みを行う1.
そのタ1部回路&:l:タイムアウ1− したタイマ制
御語をタイマ史1ブルジスク7から回収することができ
る。前記・1:1°j1杉1111゛J]11]111
′Jフイールドのチクリメントの結果が” (1”でな
い場合は、そのタイマ制f1印iij十を史眉1アドレ
スポインタjrlj 6の7」ζすタイマ制1i111
混(記]、意部3へう者納する。タイマ刊1別が不一致
の場合は、史耕ア)・レスポインタ部6をインクリメン
トして次のタイマ1lr1.l 1ilil i:!j
の史YIi処理に移行する。
タイマ制御trトの更新により、そのタイマ:1ill
削1 、’ljj、1タリえばT’M CW(2+ (
第3図)てタイムアウトか発生すると、当該タイマ市り
φ」1語をタイーマjlill往111r: r尼1.
δi’?H3円かし削E′Jbするだめ、タイマ!!i
lI征1詔記゛;50部3ノ、1几+li L−ノ′1
・[/スを史ス汀アI−レスポインタ副s 61則から
、0会1.、+)′トレスボイ/りHlB 4 i則
に切替えて、その(11」のタイ−7111すfi11
1語記憶−7X153の内容、J)iちタイマ:1il
1句If 、ii’i ’L’ l覧’ICW(、j+
1)を、1元出し、これをタイマ更新レジスク7に一旦
保j1シたのち、登テ+:、l、アドレスボインク部4
の内8をlI” EからIi” Dにテクリノ/l−シ
、タイマ制御11i1 a!、!記憶部3の読出しアド
レスを史1フ1アドレスポインタ部6佃]に移し、その
ボインク部6の内容02にタイマ更新レジスタ7内のタ
イマ制御語i、’ ]VICW (j + 1 )の更
新処理を行う、つ寸り1゛1\II CW (j+1
)をアドレス02に〒1込む。第:3図でT M CW
(j −1−1)は最新のタイマ′lti制御語であ
り「□」ばy:vif毒域を示す。
削1 、’ljj、1タリえばT’M CW(2+ (
第3図)てタイムアウトか発生すると、当該タイマ市り
φ」1語をタイーマjlill往111r: r尼1.
δi’?H3円かし削E′Jbするだめ、タイマ!!i
lI征1詔記゛;50部3ノ、1几+li L−ノ′1
・[/スを史ス汀アI−レスポインタ副s 61則から
、0会1.、+)′トレスボイ/りHlB 4 i則
に切替えて、その(11」のタイ−7111すfi11
1語記憶−7X153の内容、J)iちタイマ:1il
1句If 、ii’i ’L’ l覧’ICW(、j+
1)を、1元出し、これをタイマ更新レジスク7に一旦
保j1シたのち、登テ+:、l、アドレスボインク部4
の内8をlI” EからIi” Dにテクリノ/l−シ
、タイマ制御11i1 a!、!記憶部3の読出しアド
レスを史1フ1アドレスポインタ部6佃]に移し、その
ボインク部6の内容02にタイマ更新レジスタ7内のタ
イマ制御語i、’ ]VICW (j + 1 )の更
新処理を行う、つ寸り1゛1\II CW (j+1
)をアドレス02に〒1込む。第:3図でT M CW
(j −1−1)は最新のタイマ′lti制御語であ
り「□」ばy:vif毒域を示す。
更新アドレスポインタ部6を順次インクリメントしてタ
イマ制御l1語の更新処理を行い、更新アドレスポイン
タ部6と登録アドレスポインタ部4の内容が比較器8で
一致するアドレスのタイマ制佃1語の更新処理が終了す
ると、前記の1つの基準タイマの割込みによる更新処」
41!は終了する。
イマ制御l1語の更新処理を行い、更新アドレスポイン
タ部6と登録アドレスポインタ部4の内容が比較器8で
一致するアドレスのタイマ制佃1語の更新処理が終了す
ると、前記の1つの基準タイマの割込みによる更新処」
41!は終了する。
タイマスタノクオーバフロ−フラグが“1″の場合て、
タイマ更新処−胛118111 夕1ノ・アウト処叩に
より、夕・fマ制tll iA記憶部3内に一定h:の
空領域が生じた場合、登録更新制y++4を部2d−タ
イマスタックオーバフローフラグを0″にしたの“(シ
、夕1部回路に7」シ、タイマスタックオーツ・ソロー
厘1除の割込みを発生ずる3、外部回路はそれケ契機と
しで作動していたタイマ制(i+IIl悟を出力するこ
とができる。、タイマスタックオーバフロー解除卵」込
みを牛する/Cめの空領域の(11’)]’、 id:
、タイマスクツクオー・・フロー発生と解除の割込み
とが9郡に発生しないように複数個以上にすることが望
“圧しい1゜基へへタイマの割込みによるタイマ史ut
Wt丹中に外部回路からタイマ制御語を受領すると、登
録更新制御部2け当該タイマfir:I御語をタイマで
f釘、レジスタ部1に保留しておき、3番目のタイマj
l+’、l 1i111 +il Fの更新処理が終了
し、j+1番1−1のタイマ制囮l 、i?;の更新処
理に移行する直前に更新処理を中断し、保留中のタイマ
制御語の登録処J!11を行う1、〈効 果〉 以上説明したように、との苑明(l−J:商、1′i
jiかつ設定可能範囲の広い多欲のタイマ回路を安価に
提供できるので装置の処理能力の11yj上、コストパ
フォーマンスの向」二に49ケたぜることができる。
タイマ更新処−胛118111 夕1ノ・アウト処叩に
より、夕・fマ制tll iA記憶部3内に一定h:の
空領域が生じた場合、登録更新制y++4を部2d−タ
イマスタックオーバフローフラグを0″にしたの“(シ
、夕1部回路に7」シ、タイマスタックオーツ・ソロー
厘1除の割込みを発生ずる3、外部回路はそれケ契機と
しで作動していたタイマ制(i+IIl悟を出力するこ
とができる。、タイマスタックオーバフロー解除卵」込
みを牛する/Cめの空領域の(11’)]’、 id:
、タイマスクツクオー・・フロー発生と解除の割込み
とが9郡に発生しないように複数個以上にすることが望
“圧しい1゜基へへタイマの割込みによるタイマ史ut
Wt丹中に外部回路からタイマ制御語を受領すると、登
録更新制御部2け当該タイマfir:I御語をタイマで
f釘、レジスタ部1に保留しておき、3番目のタイマj
l+’、l 1i111 +il Fの更新処理が終了
し、j+1番1−1のタイマ制囮l 、i?;の更新処
理に移行する直前に更新処理を中断し、保留中のタイマ
制御語の登録処J!11を行う1、〈効 果〉 以上説明したように、との苑明(l−J:商、1′i
jiかつ設定可能範囲の広い多欲のタイマ回路を安価に
提供できるので装置の処理能力の11yj上、コストパ
フォーマンスの向」二に49ケたぜることができる。
第1図はこの発明で使用するクイマ制岬);rlの一形
式例を示す図、第2図はこの発明の一実施1夕1]を示
すブロック図、第:3図はタイマ制削目t↑がタイムア
ウトシ/こJ易合のタイマ?ijl irl’ll r
l:り記1.低部の内容及びイ)録、更新アドレスボイ
ンク部の内容の1ift移図である。 1:タイマ登録し772部、2:登録史新制;v11)
1≦、3:クイマロ川用言台呂己1怠肖1.4:登録ア
ドレスポインタ7′11S15:内部インターバルタイ
マ部、6:更新アトレスボイ/り部、7:タイマ更新レ
ジスタ、8:比較器。 特許用に111人 11本昂:1に市話公社代jノ11
人 草野 卓 〃 1 図 第3図
式例を示す図、第2図はこの発明の一実施1夕1]を示
すブロック図、第:3図はタイマ制削目t↑がタイムア
ウトシ/こJ易合のタイマ?ijl irl’ll r
l:り記1.低部の内容及びイ)録、更新アドレスボイ
ンク部の内容の1ift移図である。 1:タイマ登録し772部、2:登録史新制;v11)
1≦、3:クイマロ川用言台呂己1怠肖1.4:登録ア
ドレスポインタ7′11S15:内部インターバルタイ
マ部、6:更新アトレスボイ/り部、7:タイマ更新レ
ジスタ、8:比較器。 特許用に111人 11本昂:1に市話公社代jノ11
人 草野 卓 〃 1 図 第3図
Claims (1)
- 【特許請求の範囲】 (1,1,1+!−べC−タイマ値、タイマ種別、監視
時間値、パスH5、>y及O・前記バス番号が属するグ
ループijiπ−別子から成るタイマ制徊j詔を保持す
るタイマ登録レンスタ部と、前記タイマ制御語を複数個
蓄積するだめのタイマ:li制御語記価部と、タイマ制
御語を前記タイマ制御1i111語糺憶部に格納するだ
めのアドレスを保1請する登録アドレスポインタ部と、
更新すべきタイマ匍]御語を前記タイマ制佃j語記憶部
から読出t Itめのアドレスを保持する更新アドレス
ポインタ部ト、タイマi]+lI 11語で74eされ
る基準タイマ値の時間4rJに、割込み信号を発生ずる
内部インターバルシタ4フ丁9tSと、 外部回ド・谷からタイマflail 11語が出力され
ると、そのタイマ:b!I タlil 詔を、前記08
アドレスポインタ部の内容に1を加纜したアドレスが示
す前記タイマ?1ill鋼1語記隠部に格納する手1グ
と、前記内部インク−パルタイマ部からの割込みkj’
−>j−により、1)11記トす肋アドレスポインタ部
により一ノ′ドレスされて、前記タイマ1′1jり油1
i+7!#已1.幹部力・らff;し出さノしたタイマ
割部1胎内の基準タイマ1[σか示ずタイマ4[[・別
と’l It’) jΔノア)−を発生したインターバ
ルタイマの伸別が一致し/C場合のみ当該タイマ!ii
:I征1語の緊1祝時間111飄から一’tJ−値を減
算し、その結果か]以−[−であれは、減算されたIM
−i視時間値を含む当該タイマ徂j御語を、前記タイマ
制(di’ 1tti記臆部内のもとのr\璽1′1に
もとし、前h12誠算結果が0てあ;fur、、当、≠
タイマ匍11卸1t1のタイムアラ)・を外部回路に、
ijl知する手段と、その、;jl:!知の後、前記ぐ
7録アドレスポインタ部か小才タイマ制御語をMC出し
て登録アドレスボイ、り部〃・ら1を減?A−すると共
に前記タイマjlJll (t”111ifjの史眉処
理ヲ行ったのち、前記更新アトレスボインクfr、11
か・J・ず前記タイマ1111伽j詔記′1,0、バ]
3内に格爬1する手段と、前記駆新アドレスポインタ部
の内谷を史j′)iシ1、当該更新アドレスポインタ部
の内谷か、前記イブ令1アドレスポインタ部の内容と一
致する一fで、l):I iil、:タイマ制佃1語の
更新処理を継b−する手段とをもつ(ヂ録更新11i1
1 j’j、41部とを具(iiiiする時間監視回路
。 f2) i’+iJ記タイマ制御語記″1.は↑′11
Sか満杯であることを示すフラグを設け、タイマ登録用
のタイマ制伺1語受領”’J、Ojl記フラフラ満杯ケ
示していれば、外部回路に1)ij記タイマili制御
語記・I’、t1部のオーバーフロル発生を通知し、更
わ1処理により前記タイマ制御語記憶部内に一定数以」
二の空領域が生じた場a1前記フラクが?lf’1杯を
示してい!1、ば、外部回路に、オーバフローの)1シ
イ除を通知すると共に、前記フラグをリセットする]・
段を前記登録更新i!jf制御部に設けた仁とを14徴
とする((x許屈求の範囲第1項記載の時間!ir:i
’、祝回路、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110653A JPS603034A (ja) | 1983-06-20 | 1983-06-20 | 時間監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110653A JPS603034A (ja) | 1983-06-20 | 1983-06-20 | 時間監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603034A true JPS603034A (ja) | 1985-01-09 |
| JPH022164B2 JPH022164B2 (ja) | 1990-01-17 |
Family
ID=14541111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110653A Granted JPS603034A (ja) | 1983-06-20 | 1983-06-20 | 時間監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603034A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013053617A (ja) * | 2011-08-09 | 2013-03-21 | Renesas Electronics Corp | タイミング制御装置及びその制御方法 |
-
1983
- 1983-06-20 JP JP58110653A patent/JPS603034A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013053617A (ja) * | 2011-08-09 | 2013-03-21 | Renesas Electronics Corp | タイミング制御装置及びその制御方法 |
| US9385691B2 (en) | 2011-08-09 | 2016-07-05 | Renesas Electronics Corporation | Timing control device and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH022164B2 (ja) | 1990-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112231070B (zh) | 数据写入、读取方法、装置及服务器 | |
| CN115082229B (zh) | 分布式对账方法、服务器、装置及系统 | |
| CN110706105A (zh) | 差错标记方法、装置、计算机设备及存储介质 | |
| CN110263048A (zh) | 大批量数据处理方法、装置、计算机设备及存储介质 | |
| CN111709817A (zh) | 订单数据的处理方法、装置、计算机可读介质及电子设备 | |
| CN108959514B (zh) | 一种数据处理方法及装置 | |
| JPS603034A (ja) | 時間監視回路 | |
| CN114064722A (zh) | 智能客服流量处理方法、装置、电子设备和存储介质 | |
| US3397306A (en) | Apparatus for updating running average of measured traffic parameter | |
| CN109829648A (zh) | 绩效管理方法和装置 | |
| CN112199364A (zh) | 数据清洗方法、装置、电子设备及存储介质 | |
| CN111461864A (zh) | 交易处理方法及装置 | |
| CN113190623A (zh) | 数据处理方法、装置、服务器和存储介质 | |
| CN116167857B (zh) | 数据处理方法、装置、计算机设备及存储介质 | |
| CN113495918B (zh) | 一种数据处理方法及装置 | |
| Bhat | On single-server bulk-queuing processes with binomial input | |
| CN114677215A (zh) | 银行数据处理方法、装置、计算机设备和存储介质 | |
| JPS56114068A (en) | Customer-based registration system of electronic register | |
| CN111221635A (zh) | 一种多进程交易流水处理方法及装置 | |
| CN109920496A (zh) | 一种基于云计算的医疗大数据处理系统 | |
| JPS63188299A (ja) | Posシステム | |
| CN115564575B (zh) | 一种快速回溯数据的方法及装置 | |
| JPS5773470A (en) | Transfer transaction system | |
| RU56022U1 (ru) | Автоматизированная информационно-справочная система пенсионного фонда | |
| JPS6038226Y2 (ja) | 最大値計量装置 |