JPH022164B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は多数のプログラム可能な時間監視回
路に関するものである。

〈背景〉 従来、この種のプログラム可能な時間監視（以
後「時間監視」を「タイマ」と略す）回路として
は、個々の回路がそれぞれフリツプフロツプによ
り構成されたバイナリカウンタにより実現されて
いた。そのため、多数のタイマ回路をハードウエ
アで実現する必要がある場合、ハードウエア量が
膨大になるという欠点があつた。

また従来のタイマ回路は、各カウンタの更新間
隔が外部からの基準クロツク（一定値）に依存す
るため、広範囲の監視時間値を設定可能なタイマ
回路を実現するためには、カウンタのビツト数を
増加する必要があつた。

〈発明の概要〉 この発明はこれらの欠点を解決するため、タイ
マ制御回路を共通化し、タイマカウンタのダイナ
ミツクな割当てを可能として少ないハードウエア
量で設定可能なタイマ回路数の増大を図ると共に
タイマ要求時、基準タイマ値を設定することによ
り、少ないカウンタビツト数で広範囲のタイマ設
定が可能なタイマ回路を実現するものである。

〈実施例〉 第１図はこの発明の実施例に用いられ、外部回
路から出力されるタイマ制御語（TMCWと記す
場合がある）の形式例であり、第０〜第７ビツト
の８ビツトの監視時間値フイールド、第８、第９
ビツトの２ビツトの基準タイマ値フイールド、第
10、第11ビツトの２ビツトのタイマ種別フイール
ド、第12〜第15ビツトの４ビツトのパス番号グル
ープ識別子フイールド及び第16〜第23ビツトの８
ビツトのパス番号フイールドから成る前記監視時
間値フイールドは、０〜255の値を設定でき、そ
の設定値に次に述べる基準タイマ値を乗ずると、
所要の監視時間になる。前記基準タイマ値フイー
ルドは、基準タイマ値として10ミリ秒、１秒及び
１分の指定ができる。基準タイマ値フイールドで
例えば１ミリ秒を指定すると、０〜2560ミリ秒の
時間を１分の指定では０〜256分の時間をそれぞ
れ監視指示可能となる。前記タイマ種別フイール
ドはＴ０〜Ｔ３の指定ができ、同一回線で４個ま
での異なるタイマが設定できる。前記パス番号グ
ループ識別子フイールドはタイマの依頼元を示
し、例えば通信制御プログラム内の処理ルーチン
に対応させることができる。前記パス番号フイー
ルドは、タイマを要求する回線番号を示す。

第２図はこの発明の実施例のブロツク図を示
す。１は外部回路から出力されたタイマ制御語を
保持するタイマ登録レジスタ部、２はタイマの登
録更新制御部、３は複数のタイマ制御語を保持す
るタイマ制御語記憶部、４はタイマ登録用のタイ
マ制御語記憶部アドレスを保持する登録アドレス
ポインタ部であり、インクリメンタ／デクリメン
タを有する。５はタイマ制御語の基準タイマ値フ
イールドで指定した３種類の基準値タイマ回路を
もつ内部インターバルタイマ部、６はタイマ更新
用のタイマ制御語記憶部アドレスを保持する更新
アドレスポインタ部であり、インクリメンタを有
する。７はタイマ更新時、タイマ制御語記憶部３
の読出し出力を保持するタイマ更新レジスタであ
り、その監視時間値フイールドにデクリメンタを
有する。８は登録アドレスポインタ部４と更新ア
ドレスポインタ部６の内容を比較する比較器であ
る。

次に動作例を示す。タイマ登録レジスタ部１に
タイマ制御語が出力されると、登録更新制御部２
はその制御部２内に保持している。タイマ制御語
記憶部３がオーバフローしていることを示すタイ
マスタツクオーバフローフラグをチエツクし、そ
のフラグが“０”であれば登録アドレスポインタ
部４をインクリメント（＋１）した値をアドレス
としてタイマ制御語記憶部３へ登録レジスタ部１
のタイマ制御語を格納する。

なお登録アドレスポインタ部４をインクリメン
トした結果、オーバフローが発生した場合、即ち
タイマ制御語記憶部３が満杯であることを示す場
合は、その登録アドレスポインタ部４の更新、及
びタイマ制御語記憶部３への格納は行わず、タイ
マスタツクオーバフローフラグを“１”にし、外
部回路に対しタイマスタツクオーバフローの割込
みを発生する。外部回路はそのオーバフローした
タイマ制御語をタイマ登録レジスタ部１から回収
することができる。

内部インターバルタイマ部５の１つのタイマか
らタイムアウトが発生すると、登録更新制御部２
は更新アドレスポインタ部６の内容をアドレスと
してタイマ制御語記憶部３からタイマ制御語を読
出し、タイマ更新レジスタ７に保持する。次に割
込みを発生した基準タイマ回路の基準タイマ値
と、更新レジスタ７のタイマ制御語内の基準タイ
マ値フイールドで指定される基準タイマ値と比較
し、一致すればそのタイマ制御語の監視時間値フ
イールドの内容をデクリメントする。そのデクリ
メントの結果が“０”になつた場合は、外部回路
に対し、タイムアウト発生の割込みを行う。その
外部回路はタイムアウトしたタイマ制御語をタイ
マ更新レジスタ７から回収することができる。前
記監視時間値フイールドのデクリメントの結果が
“０”でない場合は、そのタイマ制御語を更新ア
ドレスポインタ部６の示すタイマ制御語記憶部３
へ格納する。基準タイマ値が不一致の場合は、更
新アドレスポインタ部６をインクリメントして次
のタイマ制御語の更新処理に移行する。

タイマ制御語の更新により、そのタイマ制御
語、例えばTMCW(2)（第３図）でタイムアウト
が発生すると、当該タイマ制御語をタイマ制御語
記憶部３内から削除するため、タイマ制御語記憶
部３の読出しアドレスを更新アドレスポインタ部
６側から、登録アドレスポインタ部４側に切替え
て、その時のタイマ制御語記憶部３の内容、即ち
タイマ制御語TMCW（ｊ＋１）を読出し、これを
タイマ更新レジスタ７に一旦保持したのち、登録
アドレスポインタ部４の内容をFEからFDにデク
リメントし、タイマ制御語記憶部３の読出しアド
レスを更新アドレスポインタ部６側に移し、その
ポインタ部６の内容02にタイマ更新レジスタ７内
のタイマ制御語TMCW（ｊ＋１）の更新処理を行
う、つまりTMCW（ｊ＋１）をアドレス02に書込
む。第３図でTMCW（ｊ＋１）は最新のタイマ制
御語であり「―」は空領域を示す。

更新アドレスポインタ部６を順次インクリメン
トしてタイマ制御語の更新処理を行い、更新アド
レスポインタ部６と登録アドレスポインタ部４の
内容が比較器８で一致するアドレスのタイマ制御
語の更新処理が終了すると、前記の１つの基準タ
イマの割込みによる更新処理は終了する。

タイマスタツクオーバフローフラグが“１”の
場合で、タイマ更新処理時、タイムアウト処理に
より、タイマ制御語記憶部３内に一定量の空領域
が生じた場合、登録更新制御部２はタイマスタツ
クオーバフローフラグを“０”にしたのち、外部
回路に対し、タイマスタツクオーバフロー解除の
割込みを発生する。外部回路はそれを契機として
保持していたタイマ制御語を出力することができ
る。タイマスタツクオーバフロー解除割込みを生
ずるための空領域の値は、タイマスタツクオーバ
フロー発生と解除の割込みとが交互に発生しない
ように複数個以上にすることが望ましい。

基準タイマの割込みによるタイマ更新処理中に
外部回路からタイマ制御語を受領すると、登録更
新制御部２は当該タイマ制御語をタイマ登録レジ
スタ部１に保留しておき、ｊ番目のタイマ制御語
の更新処理が終了し、ｊ＋１番目のタイマ制御語
の更新処理に移行する直前に更新処理を中断し、
保留中のタイマ制御語の登録処理を行う。

〈効果〉 以上説明したように、この発明は高精度かつ設
定可能範囲の広い多量のタイマ回路を安価に提供
できるので装置の処理能力の向上、コストパフオ
ーマンスの向上に役立たせることができる。

【図面の簡単な説明】

第１図はこの発明で使用するタイマ制御語の一
形式例を示す図、第２図はこの発明の一実施例を
示すブロツク図、第３図はタイマ制御語がタイム
アウトした場合のタイマ制御語記憶部の内容及び
登録、更新アドレスポインタ部の内容の推移図で
ある。 １：タイマ登録レジスタ部、２：登録更新制御
部、３：タイマ制御語記憶部、４：登録アドレス
ポインタ部、５：内部インターバルタイマ部、
６：更新アドレスポインタ部、７：タイマ更新レ
ジスタ、８：比較器。

Claims (1)

1. 【特許請求の範囲】 １ 基準タイマ値、タイマ種別、監視時間値、パ
   ス番号及び前記パス番号が属するグループ識別子
   から成るタイマ制御語を保持するタイマ登録レジ
   スタ部と、前記タイマ制御語を複数個蓄積するた
   めのタイマ制御語記憶部と、タイマ制御語を前記
   タイマ制御語記憶部に格納するためのアドレスを
   保持する登録アドレスポインタ部と、更新すべき
   タイマ制御語を前記タイマ制御語記憶部から読出
   すためのアドレスを保持する更新アドレスポイン
   タ部と、タイマ制御語で示される基準タイマ値の
   時間毎に、割込み信号を発生する内部インターバ
   ルタイマ部と、 外部回路からタイマ制御語が出力されると、そ
   のタイマ制御語を、前記登録アドレスポインタ部
   の内容に１を加算したアドレスが示す前記タイマ
   制御語記憶部に格納する手段と、前記内部インタ
   ーバルタイマ部からの割込み信号により、前記更
   新アドレレスポインタ部によりアドレスされて、
   前記タイマ制御語記憶部から読出されたタイマ制
   御語内の基準タイマ値と、割込みを発生したイン
   ターバルタイマの基準タイマ値が一致した場合の
   み当該タイマ制御語の監視時間値から一定値を減
   算し、その結果が１以上であれば、減算された監
   視時間値を含む当該タイマ制御語を、前記タイマ
   制御語記憶部内のもとの位置にもどし、前記減算
   結果が０であれば、当該タイマ制御語のタイムア
   ウトを外部回路に通知する手段と、その通知の
   後、前記登録アドレスポインタ部が示すタイマ制
   御語を読出して登録アドレスポインタ部から１を
   減算すると共に前記タイマ制御語の更新処理を行
   つたのち、前記更新アドレスポインタ部が示す前
   記タイマ制御語記憶部内に格納する手段と、前記
   更新アドレスポインタ部の内容を更新し、当該更
   新アドレスポインタ部の内容が、前記登録アドレ
   スポインタ部の内容と一致するまで、前記タイマ
   制御語の更新処理を継続する手段とをもつ登録更
   新制御部とを具備する時間監視回路。 ２ 前記タイマ制御語記憶部が満杯であることを
   示すフラグを設け、タイマ登録用のタイマ制御語
   受領時、前記フラグが満杯を示していれば、外部
   回路に前記タイマ制御語記憶部のオーバーフロー
   発生を通知し、更新処理により前記タイマ制御語
   記憶部内に一定数以上の空領域が生じた場合、前
   記フラグが満杯を示していれば、外部回路に、オ
   ーバーフローの解除を通知すると共に、前記フラ
   グをリセツトする手段を前記登録更新制御部に設
   けたことを特徴とする特許請求の範囲第１項記載
   の時間監視回路。