JPS603048A - デ−タ転送制御装置 - Google Patents
デ−タ転送制御装置Info
- Publication number
- JPS603048A JPS603048A JP58111214A JP11121483A JPS603048A JP S603048 A JPS603048 A JP S603048A JP 58111214 A JP58111214 A JP 58111214A JP 11121483 A JP11121483 A JP 11121483A JP S603048 A JPS603048 A JP S603048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- storage device
- microprocessor
- transfer
- magnetic storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は磁気記憶装置と主記憶装置との間にデータ転送
を行うデータ転送制御装置に関するものである。
を行うデータ転送制御装置に関するものである。
従来例の構成とその問題点
一般ニ、マイクロプロセッサのプログラム制御で磁気記
憶装置から主記憶装置にデータを転送する場合、以下に
示す手順に従わ斥けれはならない。
憶装置から主記憶装置にデータを転送する場合、以下に
示す手順に従わ斥けれはならない。
すなわち ｆ【初に磁気記憶装置のデータノ・ノンアに
転送ずべきデータが準備されているかどうかを確認する
。転送ずへきデータが準（ｉｉｉｉされていると、マイ
クロプロセノザハデータバノフプから１）くイトのデー
タを読出し一時的にアキ、ムレ〜りに格納する。次に、
転送先のアトレスイ、′１号を出力してアキコムレーク
に貯えられていたデータを主記憶装置に朋込み、このあ
と、所定の・くイト数のデータが転送されたかどうかを
判定する。転送が完−了していなければ転送先のアドレ
スを＋１だけ増加して、再び磁気記憶装置のデータバッ
ファに転送すべきデータが準備される件で待ち、以下同
様の動作を繰り返す。所定のバイト数のデータが転送が
されるとマイクロプロセッサは一連のデータ転送命令に
続く次の命令を実行する。
転送ずべきデータが準備されているかどうかを確認する
。転送ずへきデータが準（ｉｉｉｉされていると、マイ
クロプロセノザハデータバノフプから１）くイトのデー
タを読出し一時的にアキ、ムレ〜りに格納する。次に、
転送先のアトレスイ、′１号を出力してアキコムレーク
に貯えられていたデータを主記憶装置に朋込み、このあ
と、所定の・くイト数のデータが転送されたかどうかを
判定する。転送が完−了していなければ転送先のアドレ
スを＋１だけ増加して、再び磁気記憶装置のデータバッ
ファに転送すべきデータが準備される件で待ち、以下同
様の動作を繰り返す。所定のバイト数のデータが転送が
されるとマイクロプロセッサは一連のデータ転送命令に
続く次の命令を実行する。
磁気記憶装置のデータバッファには磁気媒体から一定時
間間隅毎にデータが読出されるためデータ・・ソファか
ら主記憶装置に確実にデータを転送するには、前述した
一連のプログラムによる制御を限られた時間内（例えは
、倍密度記憶のミニフロッピーディスクドライブ装置の
場合３２μｓｅａ以内）に実現する必要がある。しかし
ながら、命令実行速度の遅いマイクロプロセッサではこ
の時間内に処理できず、ダイレクト・メモリ・アクセス
・コントローラ（以下、ＤＭＡ制御回路と略す）を使用
せざるを得々かった。そのだめ、装置全体の回路構成が
複雑化することによって部品点数が増加し、低価格の情
報処理装置を構築するには不都合であった。
間間隅毎にデータが読出されるためデータ・・ソファか
ら主記憶装置に確実にデータを転送するには、前述した
一連のプログラムによる制御を限られた時間内（例えは
、倍密度記憶のミニフロッピーディスクドライブ装置の
場合３２μｓｅａ以内）に実現する必要がある。しかし
ながら、命令実行速度の遅いマイクロプロセッサではこ
の時間内に処理できず、ダイレクト・メモリ・アクセス
・コントローラ（以下、ＤＭＡ制御回路と略す）を使用
せざるを得々かった。そのだめ、装置全体の回路構成が
複雑化することによって部品点数が増加し、低価格の情
報処理装置を構築するには不都合であった。
第１図は従来の磁気記憶装置を含んだ情報処理装置の基
本構成を示すもので、１はマイクロプロセッサ、２（ｄ
、ＤＭＡ制御回路、３Ｕ１、磁気記憶装置、４は主記憶
装置である。
本構成を示すもので、１はマイクロプロセッサ、２（ｄ
、ＤＭＡ制御回路、３Ｕ１、磁気記憶装置、４は主記憶
装置である。
以下、このように構成された情報処理装置において、磁
気記憶装置３に蓄積されているデータを主記憶装置４に
転送する動作について説明する。
気記憶装置３に蓄積されているデータを主記憶装置４に
転送する動作について説明する。
まず、マイクロプロセッサ１によって、ＤＭＡ制御回路
２に磁気記憶装置３のデータバッファからデータを読出
し主記憶装置４に転送するのに必要なパラメータを、ま
た、磁気記憶装置３には磁気媒体からブータケ読取るの
に必要なパラメータを設定する。磁気記憶装置３（ｒｄ
、データバッファに磁気媒体から１バイトのデータを読
込む毎に、ＤＭＡ制御回路２に対してデータの転送を要
求する（データ転送要求信号１０１）。ＤＭＡ制御回路
２はＤＭＡ動作によるデータ転送を行なうだめに、マイ
クロプロセッサ１に対してホールＭ 請求信号１０２を
１１−“１力する。マイクロプロセッサ１はＤＭＡ制御
回路２にバスを解放することかできる時点で、ホールド
アクノリッジ信号１０３をＤＭＡ制帥回路２に対して出
力する。さらに、ＤＭＡ制御回路２には磁気記憶装置３
にデータアクノリッジ信号１０４を出力する。このあと
、ＤＭＡ制御回路２はデータの転送に必要なストローブ
信号を出力して、磁気記憶装置３のデータバッファに準
備されているデータを読出し主記憶装置４の所定のアド
レス領域にこのデータを書込むことによって、１バイト
のデータ転送を完了する。ＤＭＡ制御回路２は同様の転
送動作をあらかじめ設定されていた転送バイト数に達す
る寸で続ける。
２に磁気記憶装置３のデータバッファからデータを読出
し主記憶装置４に転送するのに必要なパラメータを、ま
た、磁気記憶装置３には磁気媒体からブータケ読取るの
に必要なパラメータを設定する。磁気記憶装置３（ｒｄ
、データバッファに磁気媒体から１バイトのデータを読
込む毎に、ＤＭＡ制御回路２に対してデータの転送を要
求する（データ転送要求信号１０１）。ＤＭＡ制御回路
２はＤＭＡ動作によるデータ転送を行なうだめに、マイ
クロプロセッサ１に対してホールＭ 請求信号１０２を
１１−“１力する。マイクロプロセッサ１はＤＭＡ制御
回路２にバスを解放することかできる時点で、ホールド
アクノリッジ信号１０３をＤＭＡ制帥回路２に対して出
力する。さらに、ＤＭＡ制御回路２には磁気記憶装置３
にデータアクノリッジ信号１０４を出力する。このあと
、ＤＭＡ制御回路２はデータの転送に必要なストローブ
信号を出力して、磁気記憶装置３のデータバッファに準
備されているデータを読出し主記憶装置４の所定のアド
レス領域にこのデータを書込むことによって、１バイト
のデータ転送を完了する。ＤＭＡ制御回路２は同様の転
送動作をあらかじめ設定されていた転送バイト数に達す
る寸で続ける。
主記憶装置４に格納されているデータを磁気記憶装置３
に転送する場合の動作は、磁気記憶装置３が主記憶装置
４からデータバッファに転送されてきたデータを磁気媒
体に書込む毎に、Ｄ Ｍ Ａ ｊｌｉ制御回路２に対し
てデータの転送を要求する信号１０１を発生することを
除いては、前述の場合と同様である。
に転送する場合の動作は、磁気記憶装置３が主記憶装置
４からデータバッファに転送されてきたデータを磁気媒
体に書込む毎に、Ｄ Ｍ Ａ ｊｌｉ制御回路２に対し
てデータの転送を要求する信号１０１を発生することを
除いては、前述の場合と同様である。
このデータ転送制御装置は、磁気記憶装置３と主記憶装
置４との間でデータの転送を行う場合にＤＭＡ制御回路
を介在させて行っており、このＤＭＡ制御回路はＬＳＩ
で構成され、装置が複卸高価になる欠点がある。
置４との間でデータの転送を行う場合にＤＭＡ制御回路
を介在させて行っており、このＤＭＡ制御回路はＬＳＩ
で構成され、装置が複卸高価になる欠点がある。
発明の目的
本発明は上記欠点を除去するものであり、ＤＭＡ制御回
路を介在せずに高速でデータの転送が可能なデータ転送
装置を提供することを目的とする。
路を介在せずに高速でデータの転送が可能なデータ転送
装置を提供することを目的とする。
発明の構成
本発明は主記憶装置の連続したアドレス領域に格納され
た複数のデータを１命令で連続した別のアドレス領域に
転送できる命令（ブロック転送命令）を有するマイクロ
プロセッサと、このマイクロプロセッサに接続されて、
このマイクロプロセッサの動作状態を制御する状態制御
回路と、この状態制御回路に接続されてデータ転送要求
信号と応答信号の・・ンドシェイタ方式で前記主記憶装
置とデータの転送を行なう磁気記憶装置とを具備し、前
記マイクロプロセッサから出力されるアドレス信号と前
記磁気記憶装置から出力されるデータ転送要求信号で前
記マイクロプロセッサの動作状態を制御することによっ
て、前記磁気記憶装置がデ−タの転送を要求するタイミ
ングと前記マイクロプロセッサがデータを転送するタイ
ミングとを一致させて高速にデータを１１！Ｉ、送する
ことを可能にしたものである。
た複数のデータを１命令で連続した別のアドレス領域に
転送できる命令（ブロック転送命令）を有するマイクロ
プロセッサと、このマイクロプロセッサに接続されて、
このマイクロプロセッサの動作状態を制御する状態制御
回路と、この状態制御回路に接続されてデータ転送要求
信号と応答信号の・・ンドシェイタ方式で前記主記憶装
置とデータの転送を行なう磁気記憶装置とを具備し、前
記マイクロプロセッサから出力されるアドレス信号と前
記磁気記憶装置から出力されるデータ転送要求信号で前
記マイクロプロセッサの動作状態を制御することによっ
て、前記磁気記憶装置がデ−タの転送を要求するタイミ
ングと前記マイクロプロセッサがデータを転送するタイ
ミングとを一致させて高速にデータを１１！Ｉ、送する
ことを可能にしたものである。
実施例の説明
、以下本発明の実施例を図面を参照して説明する。
第２図は本発明の実施例を示すものであり、５はマイク
ロプロセッサ、６は状態制御回路、７は磁気記憶装置、
８は主記憶装置である。磁気記憶装Ｎ、７に蓄不♂ｆさ
れているデータを主記憶装置７に転送する場合の動作に
ついて説明する。マイクロプロセッサ５は磁気記憶装置
了に、磁気記憶装置７のデータノ・ソファからデータを
読出して主記憶装置８に転送するのに必要なパラメータ
を設定する。
ロプロセッサ、６は状態制御回路、７は磁気記憶装置、
８は主記憶装置である。磁気記憶装Ｎ、７に蓄不♂ｆさ
れているデータを主記憶装置７に転送する場合の動作に
ついて説明する。マイクロプロセッサ５は磁気記憶装置
了に、磁気記憶装置７のデータノ・ソファからデータを
読出して主記憶装置８に転送するのに必要なパラメータ
を設定する。
次に、磁気記１．ヒ装置７のデータバッファから読出し
たテークを主記憶装置８に転送するだめ、ブロック転送
命令を実行する。データの転送もとである磁気記憶装置
７のデータバッファを示す第３図ｆに示すアドレス信号
がマイクロプロセッサ５から出力されると、状態制御回
路６は第３図ｇに示すＷ Ａ Ｉ Ｔ 伍号２０２をア
クティブ状態にする。この信号によって、マイクロプロ
セッサ５ｄ：待磯状態に遷移し、転送に必要な俵号線を
アクディプ状態の寸」、動作を停止する。この状態で、
磁気記・１．び装置７から出力される第３図ａに示ずデ
ータ転送要求信月２０１がアクティブ状態になると状態
制御回路６は磁気記憶装＠７に第３図すに示すデータア
クノリノジ信号２０３を出力した後に、ＷＡＩＴ信号２
０２を非アクテイブ状態にする。マイクロプロセッサ５
は待機状態から抜は出して磁気記憶装置７のデータバッ
ファから第３図ｇに示すデータをアキコムレータに読出
し動作を終える。次に、マイクロプロセッサ５は転送先
のアドレス信号を出力しアギュｌ、レークに格納されて
いるデータを主記憶装置８に宍込むことによって、磁気
記憶装置了から主記憶装置８への１ノ・イトのデータ転
送を完了する。以下、ブロック転送命令の実行が終了す
る１で同様の手順でデーターの転送を繰り返す。
たテークを主記憶装置８に転送するだめ、ブロック転送
命令を実行する。データの転送もとである磁気記憶装置
７のデータバッファを示す第３図ｆに示すアドレス信号
がマイクロプロセッサ５から出力されると、状態制御回
路６は第３図ｇに示すＷ Ａ Ｉ Ｔ 伍号２０２をア
クティブ状態にする。この信号によって、マイクロプロ
セッサ５ｄ：待磯状態に遷移し、転送に必要な俵号線を
アクディプ状態の寸」、動作を停止する。この状態で、
磁気記・１．び装置７から出力される第３図ａに示ずデ
ータ転送要求信月２０１がアクティブ状態になると状態
制御回路６は磁気記憶装＠７に第３図すに示すデータア
クノリノジ信号２０３を出力した後に、ＷＡＩＴ信号２
０２を非アクテイブ状態にする。マイクロプロセッサ５
は待機状態から抜は出して磁気記憶装置７のデータバッ
ファから第３図ｇに示すデータをアキコムレータに読出
し動作を終える。次に、マイクロプロセッサ５は転送先
のアドレス信号を出力しアギュｌ、レークに格納されて
いるデータを主記憶装置８に宍込むことによって、磁気
記憶装置了から主記憶装置８への１ノ・イトのデータ転
送を完了する。以下、ブロック転送命令の実行が終了す
る１で同様の手順でデーターの転送を繰り返す。
第３図ｄ、ｅはマイクロプロセッサからのリード信号お
よびライト信号である。
よびライト信号である。
次に、主配憶装置８に格納されているデータを磁気記憶
装置７に転送する場合の動作について説明する。マイク
ロプロセッサ５は前述の場合と同様、データ転送に必要
なパラメータを磁気記憶装置７に設定した後に、データ
転送のだめのブロック転送命令を実行する、マイクロプ
ロセッサ６はデータの転送もとである主記憶装置８から
データを読出して一助的にアキコムレータに格納する。
装置７に転送する場合の動作について説明する。マイク
ロプロセッサ５は前述の場合と同様、データ転送に必要
なパラメータを磁気記憶装置７に設定した後に、データ
転送のだめのブロック転送命令を実行する、マイクロプ
ロセッサ６はデータの転送もとである主記憶装置８から
データを読出して一助的にアキコムレータに格納する。
次に、マイクロプロセッサ６がデータの転送先である磁
気記・１．σ装置７のデータバッファを示すアドレス信
号と転送データ信号を出力すると、状態制御回路回路６
はＷＡＩＴ信号２０２をアクティブ状態にしてマイクロ
プロセッサ６を待機状態にして動作を停屯させる。この
後、前述した場合と同様、磁 ２気記憶装置７から出力
されるデータ転送要求信号２０１によって、マイクロプ
ロセッサ６の待機状態を解除して１バイトのデータの転
送を終える。
気記・１．σ装置７のデータバッファを示すアドレス信
号と転送データ信号を出力すると、状態制御回路回路６
はＷＡＩＴ信号２０２をアクティブ状態にしてマイクロ
プロセッサ６を待機状態にして動作を停屯させる。この
後、前述した場合と同様、磁 ２気記憶装置７から出力
されるデータ転送要求信号２０１によって、マイクロプ
ロセッサ６の待機状態を解除して１バイトのデータの転
送を終える。
以下、ブロック転送命令の実行が終了するまで同様の手
順でデータ転送を繰り返す。第４図は第３図に対応する
タイミングチャートである。
順でデータ転送を繰り返す。第４図は第３図に対応する
タイミングチャートである。
発明の効果
以−ヒのように本発明によれば磁気記憶装置から出力さ
れるデータ転送要求信号とマイクロプロセッサから出力
されるアドレス’ｌＦ５号で、マイクロプロセッサの動
作状態を制御することによって、磁気記憶装置がデータ
の転送を要求するタイミンクとマイクロプロセッサがブ
ロック転送命令を実行してデータを磁気記憶装置に書込
む（捷たけ、磁気記憶装置から読出す）タイミンクを一
致させて、主記憶装置と磁気記憶装置の間で高速にデー
タを転送することができ、従来のようにＤＭＡ制御回路
を必要としないので構成力順１］中となり安価に実現で
きるものである。
れるデータ転送要求信号とマイクロプロセッサから出力
されるアドレス’ｌＦ５号で、マイクロプロセッサの動
作状態を制御することによって、磁気記憶装置がデータ
の転送を要求するタイミンクとマイクロプロセッサがブ
ロック転送命令を実行してデータを磁気記憶装置に書込
む（捷たけ、磁気記憶装置から読出す）タイミンクを一
致させて、主記憶装置と磁気記憶装置の間で高速にデー
タを転送することができ、従来のようにＤＭＡ制御回路
を必要としないので構成力順１］中となり安価に実現で
きるものである。
第１図は従来例におけるデータ転送制御装置のブロック
図、第２図は本発明の一実施例におけるデータ転送制御
装置のブロック図、第３図、第４図は同装置の動作を説
明するだめのタイミングチャートである。 ５・・・・・・マイクロプロセッサ、６・・・・・・状
態制呻回路、７・・・・・・磁気記１意装置、８・・・
・・主記憶装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図 第４図
図、第２図は本発明の一実施例におけるデータ転送制御
装置のブロック図、第３図、第４図は同装置の動作を説
明するだめのタイミングチャートである。 ５・・・・・・マイクロプロセッサ、６・・・・・・状
態制呻回路、７・・・・・・磁気記１意装置、８・・・
・・主記憶装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図 第４図
Claims (1)
- 主記憶装置の連続したアドレス領域に格納された複数の
データを１命令で連続した別のアドレス領域に転送でき
る命令（ブロック転送命令）を有するマイクロプロセッ
サと、このマイクロプロセッサに接続されて、このマイ
クロプロセッサの動作状態を制御する状態制御回路と、
この状態制御回路に接続されてデータ転送要求信号と応
答信号の・・ントシェイク方式で前記主記憶装置とデー
タの転送を行なう磁気記憶装置とを具備し、前記マイク
ロプロセッサから出力されるアドレス信号と前記磁気記
憶装置から出力されるデータ転送要求信号で前記マイク
ロプロセッサの動作状態を制御することによって、前記
磁気記憶装置がデータの転送を要求するタイミングと前
記マイクロプロセッサがデータを転送するタイミングと
を一致させてデータを転送することを可能にしたデータ
転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111214A JPS603048A (ja) | 1983-06-20 | 1983-06-20 | デ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58111214A JPS603048A (ja) | 1983-06-20 | 1983-06-20 | デ−タ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603048A true JPS603048A (ja) | 1985-01-09 |
Family
ID=14555412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58111214A Pending JPS603048A (ja) | 1983-06-20 | 1983-06-20 | デ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603048A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559283A (en) * | 1978-07-06 | 1980-01-23 | Motoda Jun | Interface circuit system for floppy disc for microcomputer |
-
1983
- 1983-06-20 JP JP58111214A patent/JPS603048A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559283A (en) * | 1978-07-06 | 1980-01-23 | Motoda Jun | Interface circuit system for floppy disc for microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS603048A (ja) | デ−タ転送制御装置 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JP2577613Y2 (ja) | 情報処理装置 | |
| JPH0418639A (ja) | プログラム起動方式 | |
| JP3009168B2 (ja) | データ処理装置 | |
| JPS60189053A (ja) | デ−タ転送制御装置 | |
| JPH03152651A (ja) | 情報伝送システム | |
| JP3062513B2 (ja) | マイクロプロセッサ | |
| JPH01199257A (ja) | データ転送制御装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPS6118032A (ja) | 外部メモリ制御装置 | |
| JPS63187355A (ja) | 記憶装置のデ−タ退避方式 | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS63245755A (ja) | 入出力デバイスコントロ−ラ | |
| JPS6051940A (ja) | バッファメモリ制御方式 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH01250163A (ja) | バス制御装置 | |
| JPS63127486A (ja) | 半導体メモリ制御装置 | |
| JPH05210615A (ja) | Ｄｍａ装置 |