JPS6031128B2 - デイジタルシンセサイザチユ−ナ - Google Patents

デイジタルシンセサイザチユ−ナ

Info

Publication number
JPS6031128B2
JPS6031128B2 JP14572079A JP14572079A JPS6031128B2 JP S6031128 B2 JPS6031128 B2 JP S6031128B2 JP 14572079 A JP14572079 A JP 14572079A JP 14572079 A JP14572079 A JP 14572079A JP S6031128 B2 JPS6031128 B2 JP S6031128B2
Authority
JP
Japan
Prior art keywords
signal
alarm
control signal
tuner
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14572079A
Other languages
English (en)
Other versions
JPS5669922A (en
Inventor
勝幸 渡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14572079A priority Critical patent/JPS6031128B2/ja
Publication of JPS5669922A publication Critical patent/JPS5669922A/ja
Publication of JPS6031128B2 publication Critical patent/JPS6031128B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 この発明はディジタルシンセサィザチューナに関し、も
っと詳しくはミューティング、DX/LOCAL切襖、
およびアラームの各動作を制御する信号を含むディジタ
ルシンセサィザチューナに関する。
ディジタルシンセサイザチユ−ナにおけるこれまでの先
行技術によると、上述の各動作を該動作数に対応した数
の信号によって制御し、しもこの信号は相互に無関連的
に処理される。
このため、処理する信号の増加は、直接チューナ内部の
回路の増設、複雑な信号配線に結び付くと共に生産価格
の上昇を招来する、等の問題点を有する。この発明は、
上述の問題点を解消したディジタルシンセサィザチュー
ナを提供することを主たる目的とする。この発明を要約
すると、上述の各動作の制御をマイクロコンピュータ等
の自動制御装置からの一種類の制御信号によって行わせ
るように図ったものである。なお、この発明の他の利点
および特徴は後述の説明によって明らかであろう。図面
はこの発明の実施例に係るチューナの内部回路の略示的
なブロック図である。
図において、1はRF増幅器、2は混合器、3はPLL
回路内のVC○(局部発振器)、4は中間周波増幅器、
5は検波器、6は音声増幅器、7は音声増幅器6の電源
装置、13はスピーカであり、これらはチューナにおけ
る周知の構成であるのでこの実施例での説卵ま便宜上行
ゎ接し・。次!こ、8はDX/L比AL切襖器である。
この切換器8の出力部は高周波増幅器1のゲイン調節用
信号受給部に接続される。ここの出力部から信号a,が
導出されると、高周波増幅器1のゲインが低下してLO
CAL受信状態にチューナはセットされる。また、この
出力部から信号a2が導出されると、逆にこの増幅器1
のゲインが上昇してDX受信状態にチューナはセットさ
れる。このDX/LOCAL切換器の出力部から信号a
,またはa2のいずれが導出されるかは、その入力部に
接続されたコンピュータ14における時限手段15から
の第1の制御信号X,の内容による。上記時限手段は刻
々と変化する時間信号を出力する時計回路16と、アラ
ーム音出力の希望する時間を外部操作によって設定でき
、斯る設定があるとその設定された時間に相当する設定
時間信号を出力する時間設定回路17と、上記時計回路
16からの時間信号と時間設定回路17からの設定時間
信号とを比較し、両者が一致すると上記第1の制御信号
X,及び第2の制御信号X2を出力する比較回路18と
より成っている。上記第1の制御信号X,がたとえば「
1」の内容であるときDX/LOCAL切換器8の出力
部から信号a,がまた、同第1の制御信号X,が「0」
の内容のときこの出力部から信号a2がそれぞれ導出さ
れると仮定する。
この仮定に沿う具体的な回路の一例として、トランジス
タのベース電極およびコレクタ電極をそれぞれDX/L
OCAL切換器8の入力部および出力部と定める。そし
て、このトランジスタのェミッタ電極にDC電源を接続
する。一方、高周波増幅器1の最終増幅段をトランジス
タで構成し、該トランジスタのェミッタ電極を前記ゲイ
ン調節用信号受給部に定めるものがこの実施例において
提案される。従って、第1の制御信号X,が「1」の内
容のとき、前記DX/LOCAL切襖器8のトランジス
タが導通される。これにより、DC電源が高周波増幅器
1のトランジスタのェミッタ電極にE肋ロされるので、
この増幅器1のェミッタ電極の電位が上昇する。その結
果増幅器1のゲインが低下する。かかるゲインの低下状
態は、LOCAL受信状態であり、結局DX/LOCA
L切換器8はLOCAL受信側に切換動作される。
他方、コンピュータ14からの上記第1の制御信号X,
の内容が「0」のときは、逆に、増幅器1のケ’ィンが
上昇し、その結果、チューナはDX受信状態に切換えら
れる。こうして、コンピューター4は、DX/LOCA
L切換器8の切換動作を第1の制御信号X,によって制
御しうる。コンピューター4から導出される上記第1の
制御信号X,はさらに後述するミューティング器9およ
びアラームON/OFF器10を制御する。
ミューティング器9は第1の制御信号X,の内容が「1
」のとき作動して検波器5からラジオ信号が出力されな
いようにする。ここで、ミューテイング器9の構成例と
して、トランジスタのベース電極を第1の制御信号X,
の入力部に、また、そのコレク夕電極を検波器5の出力
部に接続するものが提案される。この構成例によると、
第1の制御信号X,の内容が「1」のときは、前記トラ
ンジスタが導適する。その結果、検波器5の出力部は該
トランジスタのコレクタェミツタ電極を経由して接地さ
れる。このため、ラジオ信号は増幅器6に入力されず、
ミューティングされる。また、第1の制御信号X,の内
容が「0」のときは、前記トランジス外ま導通されず、
検波器5からのラジオ信号は増幅器6に出力される。
上記アラームON/OFF器1川ま第1の制御信号X,
の内容が「1」のときは増幅器6を作動する電源装置7
を駆動する。このアラームON/OFF器10と電源装
置7との構成例として、二段増幅型トランジスタの内、
前段のトランジスタのベース電極を第1の制御信号X,
の入力部にし、また後段のトランジスタのェミッタ電極
に電源を接続するとともに、後段のトランジスタのコレ
クタ電極を増幅器6の電源受給部への出力にするものが
提案される。なお、前段のトランジスタをNPN型、後
段のトランジスタをPNP型にするとともに、前段のト
ランジスタのコレクタ電極と後段のトランジスタのベー
ス電極とが接続される。上述の構成例において、或るラ
ジオ番組を聴いているときに、時間設定回路17でアラ
ームを鳴らしたい時間を設定すると、時計回路16の時
間信号と時間設定回路17で設定した希望する時間とが
一致していないときには比較回路18は第1及び第2の
制御信号X,,X2を共に「0」とする。
従って、DX/LOCAL切換器8は信号a2を出力し
て高周波増幅器1のゲインを上昇させ、チューナはDX
受信状態を維持し、又、ミューティング器9及びアラー
ムON/OFF器10は夫々不作動状態を維持してスピ
ーカー3からラジオ放送が放音される。さて、このよう
にチューナがDX受信状態を取ってスピーカー3よりラ
ジオ放送が放送されているときに、時間が進んで上記時
計回路16の時間信号が時間設定回路17で設定した希
望時間に一致すると、比較回路18は第1及び第2の制
御信号X,,X2を共に「1」とし、その結果、上記D
X/LOCAL切換器8‘ま信号a,を出力して高周波
増幅器1のゲインを低下させてチューナをLOCAL受
信状態とすると共にミューティング器9は作動して検波
器5からラジオ信号の出力を阻止し、更に、アラームO
N/OFF器1川ま電源装置7を駆動して音声増幅器6
をアラーム信号を増幅できる状態にする。
又、これと同時に比較回路18からの「1」となった第
1、第2の制御信号X,,X2の両方を受けるアンド回
路12はその出力を「1」としてアラーム信号発生器1
1を駆動させる。その結果「アラーム信号発生器11か
らアラーム信号が導出されて音声増幅器11を経由して
スピーカー3に供給され、該スピーカ13を鳴動させて
時刻を報知する。従って、この時スピーカ13から放音
される音はアラーム音でラジオ放送は放音されない。上
述のように、この実施例のチューブは、自動選局動作期
間中にDX/LOCAL切換動作と局間の雑音抑制を行
うミューティング動作とアラームON/○FF切襖動作
とを一種類の制御信号によって制御しうる。
なお、DX/LOCAL切換を自動選局動作期間中に行
っている。これは、この期間中はLOCAL受信、すな
わち強電界(近距離)受信の状態を行うとともに、所望
のラジオ放送受信後はDX受信すなわち弱電界(遠距離
)受信の状態に切換えるためである。以上のように、こ
の発明によればディジタルシンセサイザチューナにおい
て一種類の制御信号でDX/LOCAL切換信号、ミュ
ーティング信号等の複数の信号の機能を含ませており、
チューナ内部の回路の簡易化、信号配線の簡素化が可能
であり、従って生産価格の低減も可能である、等の特有
の効果が奏される。
【図面の簡単な説明】
図面はこの発明の実施例に係るチューナの内部回路の略
示的なブロック図である。 1…・・・高周波増幅器、2・…・・混合器、3・・・
・・・局部発振器、4…・・・中間周波増幅器、5・…
・・検波器、6・・・・・・音声増幅器、7・・・・・
・電源装置、8・・…・DX/LOCAL切換器、9・
・・・・・ミューティング器、10・・・・・・アラー
ムON/○FF切換器、11・・・・・・アラーム信号
発生器、12…・・・アンド回路、13・・・…スピ−
力、14”””マイクロコンピュータ。

Claims (1)

    【特許請求の範囲】
  1. 1 DX/LOCAL切換器、ミユーテイング器及びア
    ラームON/OFF器を含むデイジタルシンセサイザチ
    ユーナにおいて、外部操作によつて時間の設定が可能で
    設定時間が経過すると制御信号を出力する時限手段を設
    け、上記制御信号により上記DX/LOCAL切換器を
    LOCAL受信側に切換えると共に上記ミユーテイング
    器及びアラームON/OFF器をそれぞれ動作状態に切
    換える事を特徴とするデイジタルシンセサイザチユーナ
JP14572079A 1979-11-09 1979-11-09 デイジタルシンセサイザチユ−ナ Expired JPS6031128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14572079A JPS6031128B2 (ja) 1979-11-09 1979-11-09 デイジタルシンセサイザチユ−ナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14572079A JPS6031128B2 (ja) 1979-11-09 1979-11-09 デイジタルシンセサイザチユ−ナ

Publications (2)

Publication Number Publication Date
JPS5669922A JPS5669922A (en) 1981-06-11
JPS6031128B2 true JPS6031128B2 (ja) 1985-07-20

Family

ID=15391562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14572079A Expired JPS6031128B2 (ja) 1979-11-09 1979-11-09 デイジタルシンセサイザチユ−ナ

Country Status (1)

Country Link
JP (1) JPS6031128B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5820023A (ja) * 1981-07-30 1983-02-05 Matsushita Electric Ind Co Ltd 自動選局ラジオ受信機

Also Published As

Publication number Publication date
JPS5669922A (en) 1981-06-11

Similar Documents

Publication Publication Date Title
US3971985A (en) Automatic control system for condition-responsively switching over transceiver and radio or tape recorder audio signals
JPS6031128B2 (ja) デイジタルシンセサイザチユ−ナ
JP2003347951A (ja) 受信装置、その方法、そのプログラム、そのプログラムを記録した記録媒体、および、通信システム
US4357712A (en) Radio receiver
JP2000082779A (ja) 受信機
JPS5912831Y2 (ja) 時計付デイジタルチユ−ナ
JPH047137B2 (ja)
JPS5846587Y2 (ja) Fm受信機
JPS60152134A (ja) ミユ−テイング装置
JPS6128430Y2 (ja)
JPS6224321Y2 (ja)
JPS62166625A (ja) Pll回路
JPS5840686Y2 (ja) テレビジョン用リモ−トコントロ−ル受信機
JP3015405B2 (ja) ラジオ受信機の制御方法
JP2564390Y2 (ja) ラジオデ−タシステム受信機
JPH0537548Y2 (ja)
JPS6225000Y2 (ja)
JP2703056B2 (ja) ダブルファンクションスイッチ
JPS6233774B2 (ja)
JPS6052138A (ja) 振幅変調ステレオ受信機
JPH0611671Y2 (ja) ミユ−テイング回路
JPH0526837Y2 (ja)
JPS6016127Y2 (ja) 受信装置
JPS5912832Y2 (ja) 時計付デイジタルチユ−ナの表示回路
JPS5926667Y2 (ja) シンセサイザ−チユ−ナ用制御信号発生回路