JPS6031248A - 実装パッケ−ジ - Google Patents
実装パッケ−ジInfo
- Publication number
- JPS6031248A JPS6031248A JP58139669A JP13966983A JPS6031248A JP S6031248 A JPS6031248 A JP S6031248A JP 58139669 A JP58139669 A JP 58139669A JP 13966983 A JP13966983 A JP 13966983A JP S6031248 A JPS6031248 A JP S6031248A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- flexible substrate
- substrate
- mounting package
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半春体の実装パッケージに四する。
従来の半導体チップの１：’ｉ準的な実装パッケージは
、第６図及び第７図に示される如くセラミック板（１υ
の凹部Ｑ２）に半導体素子（１５）を内装するようにし
たもので、周囲に端子０３）を植設し、この端子０３）
と凹部（］２）との周縁を金１１メッキで形成したリー
ド線（１４）で接続し、その上で凹部θの上をセラミッ
ク板や金属板等の遮幣板（１■でおおっていた。また上
述の如き構造のものを合成樹脂で形成したモールドタイ
プのデュアルインラインパッケージ（ＤＩ Ｐ）ももち
いられている。しかし前者は放熱性のよさゆえに負角さ
れるが高価な為に小量生産量きであり、後者は金型を必
要とするので大量生産にしかむかなかった。
、第６図及び第７図に示される如くセラミック板（１υ
の凹部Ｑ２）に半導体素子（１５）を内装するようにし
たもので、周囲に端子０３）を植設し、この端子０３）
と凹部（］２）との周縁を金１１メッキで形成したリー
ド線（１４）で接続し、その上で凹部θの上をセラミッ
ク板や金属板等の遮幣板（１■でおおっていた。また上
述の如き構造のものを合成樹脂で形成したモールドタイ
プのデュアルインラインパッケージ（ＤＩ Ｐ）ももち
いられている。しかし前者は放熱性のよさゆえに負角さ
れるが高価な為に小量生産量きであり、後者は金型を必
要とするので大量生産にしかむかなかった。
この発明は上記の点にへみてなされたもので研究開発の
際や極小量生産に適した安価な実装パッケージを提供す
ることを目的とする。
際や極小量生産に適した安価な実装パッケージを提供す
ることを目的とする。
この発明の要旨とするところはフレキシブルな基板の上
に半導体素子を塔載するパッドと該パッドに連らなるリ
ード線を尋亀性金１ｒ后゛ｉで形成して成ることを特徴
とする実装パッケージである。
に半導体素子を塔載するパッドと該パッドに連らなるリ
ード線を尋亀性金１ｒ后゛ｉで形成して成ることを特徴
とする実装パッケージである。
以下この発明を図示せる実施例に基づいて説明する。
第１図乃至！ｕｓ ３１”：？ｌに示すのはこの発明の
一実施例を示す図である。
一実施例を示す図である。
その構成はポリエステルイミド樹脂等で形成されたフレ
キシブルな基板（１）の中央に半導体素子（２）を実装
するパッド（３）及び該パッド（３）の周囲に放射状に
リード線（４）を銅箔を積層して形成している。（５）
はリード矛’ｊｉ （４ンの冑旧耶このような基板（］
）はＩ’１ｉｉｌ箔をＫｉｔ層した可撓性のポリエステ
ルイミド樹脂り板の該奸１箔面をエツチングして容易に
形成される。（５）はリード線（４）の端部を基板（１
）の周縁部において拡大して形成されている端子パッド
である。そしてこのリードフレームのパターンは従来の
Ｄｌｌ’のリードフレームのパターン比にリード線（４
）が長くとっである。
キシブルな基板（１）の中央に半導体素子（２）を実装
するパッド（３）及び該パッド（３）の周囲に放射状に
リード線（４）を銅箔を積層して形成している。（５）
はリード矛’ｊｉ （４ンの冑旧耶このような基板（］
）はＩ’１ｉｉｌ箔をＫｉｔ層した可撓性のポリエステ
ルイミド樹脂り板の該奸１箔面をエツチングして容易に
形成される。（５）はリード線（４）の端部を基板（１
）の周縁部において拡大して形成されている端子パッド
である。そしてこのリードフレームのパターンは従来の
Ｄｌｌ’のリードフレームのパターン比にリード線（４
）が長くとっである。
リード朽ｉ （４１はパッド（３）の周囲から引出した
後は基本板（１）の対向する両側縁に対して垂直に並設
されている。即ち対向する両側縁に対して中央部のもの
からＩＩＩＱ次該側縁に向かって垂直に導出形成され、
外方のものは内方のものより外側に導出されてのち該側
縁に向かって垂直に導出形成されている。
後は基本板（１）の対向する両側縁に対して垂直に並設
されている。即ち対向する両側縁に対して中央部のもの
からＩＩＩＱ次該側縁に向かって垂直に導出形成され、
外方のものは内方のものより外側に導出されてのち該側
縁に向かって垂直に導出形成されている。
（２）はパッド（３）上に実装された半導体素子（２）
でリード線（４）の内側端子パッド（６）と金線により
ワイヤーボンドされており、その上をエポキシ樹脂（７
）により樹脂（７）により樹脂封止されている。
でリード線（４）の内側端子パッド（６）と金線により
ワイヤーボンドされており、その上をエポキシ樹脂（７
）により樹脂（７）により樹脂封止されている。
端子パッド（５）にはリードピン（６）が基板（１）の
側縁に垂直に半田付されている。
側縁に垂直に半田付されている。
次にこの発明による実装パッケージの使用上の特徴を説
明する。
明する。
この実装パッケージの特徴としてフレキシブルな基＆（
１）を用いているので第６図又は第４図に示すように対
向する両側縁下に垂下するリードピン（６）間の距離を
フレキシブルな基板（１）を下方に４７ｉり曲げ垂下す
る位置を調節することにより自在に変更しうる。また中
心の端子パッドから周囲へ放射状に配したリードピン（
６）は所要数に応じたものを使用すればよく少ない数し
か使用しない場合においてはその部分をカッター等によ
り簡単に切除して小型化して使用することができる。例
えば第１図に示す如く２４ラインのＬＩＩＰ用として形
成されているものでも両側を＃線ａ、ｂで切断すると１
６ラインのＩ） Ｉ ｉ’用として使用できる。
１）を用いているので第６図又は第４図に示すように対
向する両側縁下に垂下するリードピン（６）間の距離を
フレキシブルな基板（１）を下方に４７ｉり曲げ垂下す
る位置を調節することにより自在に変更しうる。また中
心の端子パッドから周囲へ放射状に配したリードピン（
６）は所要数に応じたものを使用すればよく少ない数し
か使用しない場合においてはその部分をカッター等によ
り簡単に切除して小型化して使用することができる。例
えば第１図に示す如く２４ラインのＬＩＩＰ用として形
成されているものでも両側を＃線ａ、ｂで切断すると１
６ラインのＩ） Ｉ ｉ’用として使用できる。
弗５図に示すのはこの発明による実装パッケージの異な
る’ｉ６ Ｍｌｊ例で、半２ｊ／休汁、子（２）を実装
した中央部を溝状にへこまＵ゛て該も１５分」二に刺止
松脂を盛上げることにより樹脂封止を先金におこなった
例である。
る’ｉ６ Ｍｌｊ例で、半２ｊ／休汁、子（２）を実装
した中央部を溝状にへこまＵ゛て該も１５分」二に刺止
松脂を盛上げることにより樹脂封止を先金におこなった
例である。
〔発明の効果］
以上のようにこの発明の実装パッケージはフレキシフル
な基板を使用しでいるので使用目的に対応して折り曲り
やもり除の方法によりｉ、！Ｉｒ要の形状に仕上りるこ
とが町ｈｉｓであり、小Ｊ・（生産、研究用として安価
に供用できるのである。
な基板を使用しでいるので使用目的に対応して折り曲り
やもり除の方法によりｉ、！Ｉｒ要の形状に仕上りるこ
とが町ｈｉｓであり、小Ｊ・（生産、研究用として安価
に供用できるのである。
第１図乃至第４図に示すのはこの発明の一実施例を示す
図で、口５１図は平面図、第２図は斜視明ヤ芙履例を示
ず側面図である。第６図及び第７図に示すのは従来例を
示す図で、第６図は斜視図、第７図は断面図である。 特許り旧如人 松下電工林５（４会社 代理人弁理士 竹 元 敏 丸 （ばか２名） 第１図 第３図 第４図 第５図 第６図 第７図
図で、口５１図は平面図、第２図は斜視明ヤ芙履例を示
ず側面図である。第６図及び第７図に示すのは従来例を
示す図で、第６図は斜視図、第７図は断面図である。 特許り旧如人 松下電工林５（４会社 代理人弁理士 竹 元 敏 丸 （ばか２名） 第１図 第３図 第４図 第５図 第６図 第７図
Claims (2)
- （１） フレキシブルな基板の」二に半導体素子を塔載
するパッドと該パッド匿連らなるリード線を専電性ｉ
７７Ｍ ；ｌ’ｊで形成して成ることを特徴とする実装
パッケージ。 - （２）パッド−にに基軸１１−る半導体素子とリード線
をワイヤーボンデインクした上で半ｚｐ ｉ＋ 素子を
樹脂封止して成る’ｔ’４ｊ月請求の範囲ガ３１項記載
の実装パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139669A JPS6031248A (ja) | 1983-07-29 | 1983-07-29 | 実装パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139669A JPS6031248A (ja) | 1983-07-29 | 1983-07-29 | 実装パッケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6031248A true JPS6031248A (ja) | 1985-02-18 |
Family
ID=15250658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139669A Pending JPS6031248A (ja) | 1983-07-29 | 1983-07-29 | 実装パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031248A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281580A (ja) * | 1985-06-07 | 1986-12-11 | 信越化学工業株式会社 | 電子部品付きフレキシブルプリント回路板の製造方法 |
-
1983
- 1983-07-29 JP JP58139669A patent/JPS6031248A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61281580A (ja) * | 1985-06-07 | 1986-12-11 | 信越化学工業株式会社 | 電子部品付きフレキシブルプリント回路板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| US5652461A (en) | Semiconductor device with a convex heat sink | |
| US6389689B2 (en) | Method of fabricating semiconductor package | |
| KR930002812B1 (ko) | 반도체장치 패키지 및 그 패키지의 제조방법 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JPS5821847A (ja) | 電子部品取付用構成体の製造方法 | |
| JPS6352461A (ja) | 半導体装置 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JPH06216492A (ja) | 電子装置 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JPH0517709B2 (ja) | ||
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JPS60262434A (ja) | 半導体装置 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| KR980012334A (ko) | 적층형 반도체 칩 패키지와 그 제조방법 |