JPS6031252A - 半導体の実装パッケ−ジ - Google Patents

半導体の実装パッケ−ジ

Info

Publication number
JPS6031252A
JPS6031252A JP58139664A JP13966483A JPS6031252A JP S6031252 A JPS6031252 A JP S6031252A JP 58139664 A JP58139664 A JP 58139664A JP 13966483 A JP13966483 A JP 13966483A JP S6031252 A JPS6031252 A JP S6031252A
Authority
JP
Japan
Prior art keywords
socket
mounting
recess
semiconductor
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58139664A
Other languages
English (en)
Inventor
Jiro Hashizume
二郎 橋爪
Tatsuhiko Irie
達彦 入江
Toshiyuki Yamaguchi
敏行 山口
Shigenari Takami
茂成 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP58139664A priority Critical patent/JPS6031252A/ja
Publication of JPS6031252A publication Critical patent/JPS6031252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W78/00—Detachable holders for supporting packaged chips in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体の実装パッケージに関する。
〔背景技術〕
従来の半導体チップの標準的な実装パッケージは、第４
図及゛び第５図に示される如くセラミ・ツク板０１）の
凹部（１２）に半導体索子０５）を内装するようにした
もので、周囲に端子（Ｉ３）を植設し、この端子（１３
）と凹部０２）との周縁を金属メッキで形成したリード
線Ｏ◇で接続し、その上で凹部０２）上をセラミック板
や金属板等の遮幣板０６）でおおっていた。また上述の
如き構造のものを合成樹脂で形成したモールドタイプの
デュアルインラインパッケージ（ＤＩＰ）も用ちいられ
ている。しかし前者は放熱性のよさゆえに賞月されるが
高価な為に小量生産向きであり、後者は金型を必要とす
るので大量化度にしかむかなかった。
〔発明の目的〕
この発明は上記の点に嫉みてなされたもので小量生産に
適した安価な実装パッケージを提供することを目的とす
る。
〔発明の開示〕
この発明の要旨とするところは半導体の搭載部を中心と
して周辺に至る電気回路を形成せる実装基板の対向する
両側に折部を形成し、該実装基板をソケットの凹部に嵌
入し、該ソケットの凹部の内側面部より底部外に挿通ず
るソケット端子の内端部を該実装基板の折部に配した電
気回路のり−ド線に弾接せしめて成る半導体の実装パッ
ケージである。
以下この発明を図示せる実施例に基づいて説明する。
第１図乃至第６図に示すのはこの発明の一実施例を示す
−である。
（１）は実装基板で、アルミニュウム等の軽金属基板の
表面にガラスエポキシ樹脂等を塗布コーティングして表
面を絶縁し、その上にエツチング加工により形成した銅
箔でなる回路パターン（２）を設けて成る。回路パター
ン（２）は実装基板（１）の中央部に設けた半導体素子
（３）の搭載部（４）を中心として対向する側方にリー
ド線（５）を等数逆設せる。この実装基板（１）は搭載
部（４）を中央にして両側に撮部（６）を設けるように
両側の山形と中央の溝形とを連接形成している。このよ
うにし、て実装基板（１１はデュアル・インライン・パ
ッケージ型に形成されている。
（７）は溝型の凹部（８）を形成せるソケットで、合成
樹脂等の絶縁材で形成されている。
このソケット（７）の凹部但）には搭載部（４）を上に
して実装基板（］）が嵌入される。
（９）はソケット端子で、凹部（８）の両側底面より凹
部（８）内に挿入され、内端部は丸くわん曲形成され弾
力性を与とられている。而して凹部（８）内に嵌入され
た実装基板（１）のリード線（５）はソケット端子（９
）に弾接しているのである。弾接によりリード線（５）
とソケット端子（９）は導通ずると共に実装基板（１）
をソケット（７）内に保持しているのである。
実装基板（１）の搭載部（４）に実装された半導体素子
（３）は回路パターン（２）の所要箇所とワイヤーポン
ドされている。この半導体素子（３）は一般に合成樹脂
をポツティングする等して気密封止されるものである。
ソケット（７）の対向する底面には複数４１〜のソケッ
ト端子（９）の挿入孔００が設けられている。従って所
要の挿入孔（］０）よりソケット端子（９）を挿入する
ことにより所要のリード線（５）と弾接せしめることか
できる。すなわち複数個の挿入孔０のをもつ標準タイプ
のソケット（７）を形成しておくと任意のリード線（５
）をもつ実装基板（１）と組合せることができ、汎用性
を高めることができ、−／Ｊｉ類の実装基板（１）に対
してもソケット孔０ωに挿通するソケット端子（９）の
数を変えることにより汎用性を高めているのである。
〔発明の効果〕
以上の如くこの発明による半導体の実装パッケージは、
実装基板とソケットの組合せにより汎用性を高めること
ができ、またソケットに挿入するソケット端子数を変更
することによっても汎用性を高めることができるので小
量生産に適した定価なものとなっているのである。
【図面の簡単な説明】
第１図乃至第６図に示すのはこの発明の一実施例を示す
図で、第１図及び第２図は斜視図、第６図は断面図であ
る。第４図及び第５図に示すのは従来例を示す図で、第
４図は斜視図、第５図は断面図である。 第１図 第３図 第４図 第５図

Claims (1)

    【特許請求の範囲】
  1. （１）半導体の搭載部を中心として周辺に至る電気回路
    を形成せる実装基板の対向する両側に折部を形成し、該
    実装基板をソケットの凹部に嵌入し、該ソケットの凹部
    の内側面部より底部外に挿通するソケット端子の内端部
    を該実装基板の折部に配した電気回路のリード線に弾接
    せしめて成る半導体の実装パッケージ。
JP58139664A 1983-07-29 1983-07-29 半導体の実装パッケ−ジ Pending JPS6031252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58139664A JPS6031252A (ja) 1983-07-29 1983-07-29 半導体の実装パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58139664A JPS6031252A (ja) 1983-07-29 1983-07-29 半導体の実装パッケ−ジ

Publications (1)

Publication Number Publication Date
JPS6031252A true JPS6031252A (ja) 1985-02-18

Family

ID=15250540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58139664A Pending JPS6031252A (ja) 1983-07-29 1983-07-29 半導体の実装パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS6031252A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498168A (ja) * 1972-05-10 1974-01-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS498168A (ja) * 1972-05-10 1974-01-24

Similar Documents

Publication Publication Date Title
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4147889A (en) Chip carrier
US4167647A (en) Hybrid microelectronic circuit package
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
KR20010078712A (ko) 칩 스택 및 그 제조 방법
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JPH0570316B2 (ja)
US4885662A (en) Circuit module connection system
US5455741A (en) Wire-lead through hole interconnect device
US4926547A (en) Method for manufacturing a modular semiconductor power device
JPH0730059A (ja) マルチチップモジュール
JPH0773117B2 (ja) 半導体パッケ−ジ
KR100843734B1 (ko) 반도체 전력용 모듈 및 그 제조방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPS6031252A (ja) 半導体の実装パッケ−ジ
JPS59107551A (ja) 半導体装置
JPH0246035Y2 (ja)
JPS5914894B2 (ja) セラミツクパツケ−ジ
JPH06216492A (ja) 電子装置
JPS60254646A (ja) 半導体装置
JP3589941B2 (ja) 半導体装置
JPH0519974Y2 (ja)
KR940003374B1 (ko) 반도체소자 패키지
JPS61113223A (ja) リ−ドレス型電解コンデンサ
JP2881264B2 (ja) 搭載用凹部を有する電子部品搭載用基板