JPS603132A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS603132A
JPS603132A JP58111287A JP11128783A JPS603132A JP S603132 A JPS603132 A JP S603132A JP 58111287 A JP58111287 A JP 58111287A JP 11128783 A JP11128783 A JP 11128783A JP S603132 A JPS603132 A JP S603132A
Authority
JP
Japan
Prior art keywords
fluorine
polymer
semiconductor element
die bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58111287A
Other languages
English (en)
Inventor
Haruo Tabata
田畑　晴夫
Fujio Kitamura
北村　富士夫
Hideto Suzuki
秀人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Electric Industrial Co Ltd filed Critical Nitto Electric Industrial Co Ltd
Priority to JP58111287A priority Critical patent/JPS603132A/ja
Publication of JPS603132A publication Critical patent/JPS603132A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体素子をステムやリードフレームの如き
基板上にフッ素系ポリマーを用いて接着固定した半導体
装置に関する。
従来、ステムやリードフレームの如き基板に半導体素子
を接着固定するだめのいわゆるグイボンディング用材料
として、基板と素子との間の電気的な接続機能を兼ね備
えだＡｕ−’Ｓｉ共晶や導電性銀ペースト組成物が知ら
れている。上記Ａｕ−５ｉ共晶とは基板上に予めＡｕメ
ッキを施しこの」ニに半導体素子としてのシリコンチッ
プを高温下で圧着してＡｕ−８ｌ共品合金からなる金属
接着層を形成するものであり、また導電性銀ペースト組
成物はエポキシ樹脂やポリイミド系樹脂の前駆体の溶液
に導電性材料としての銀粉を混練してペースト化しこれ
を基板と素子との間に介装塗着したのち加熱硬化させる
ものである。
しかるに、半導体素子のなかにはｋｉＯ５Ｉｃ、ＬＳＩ
。
ＣＣＤ、バイポーラＩＣ，ＳＯ３などのように、ザブ電
極を半導体素子上のポンディングパッドより引き出すこ
とができ、半導体素子の裏面のメタライゼーション（基
板上に素子表面を電気的に接続すること）が不要な半導
体素子もある。かかる素子に前記従来の接着材料を適用
することは、高価なＡｕ。
Ａｇを必要とすることから経済的に不利である。
一方、非電性銀ペースト組成物にあっては、銀粉のバイ
ンダとなるエポキシ樹脂およびポリイミド系樹脂の前駆
体に起因して本来下記の如き欠点があった。すなわち、
両樹脂共にその硬化に長時間を要し、Ａｕ−３ｉ共晶に
比しダイポンディングの作業性に劣り、またエポキシ樹
脂では高温での耐湿特性に欠は素子の配線パターンが経
時的に腐食しやすく、一方ポリイミド系樹脂の１］１■
駆体では加熱硬化（イミド化）するときに発生する水や
その他溶媒によって発泡して半導体素子の接着力が低下
しやすいという欠点があった。
しだがって、前記した裏面のメタライゼーションが不要
な半導体素子に対して」１記従来の銀ペースト組成物を
そのまま適用した場合は当然のこと、仮にこの組成物の
代りに銀粉を全く含まないエポキシ樹脂およびポリイミ
ド系樹脂の前駆体の溶液そのものをダイポンディング用
材料として用いたときでも、前記同様の欠点を免れない
。
この発明者らは、以上の観点から、裏面のメタライゼー
ションが不要な半導体素子に対して好適なダイポンディ
ング用利料を探究するべく鋭意検討した結果、特定の融
点を持ったフッ素系ポリマーがこの種の材料としてきわ
めて適したものであることを知り、この発明をなすに至
った。
すなわち、この発明は、基板と半導体素子との間に融点
が２００〜・３２０°Ｃのフッ素系ポリマーを介在させ
、このポリマーにより上記素子を上記基板に接着固定し
てなる半導体装置に係るものである。
以下、この発明を図面を参考にして説明する。
第１図および第２図はこの発明の半導体装置の一例を示
したもので、１は半導体基板としてのリードフレーム２
ａ上に設けられた半導体素子、３は上記フレーム２ａと
素子１との間に介在されて素子１をフレーム２ａにタイ
ポンチインクつまり接着固定したダイボンデインク用利
別、４，４は」−記素子１上に形成された電極５，５と
他のリードフレーム２ｂ、２ｃとを接続したポンディン
グワイヤ、６は上記各構成要素を一体に包囲した封止樹
脂である。
ダイポンディング用材料３ば、融点が２００〜３２０℃
のフッ素系ポリマーからなり、このポリマーの粉体やシ
ート状物などをリードフレーム２ａ−にに載置してこの
上に半導体素子１を上記ポリマーの融点以上の温度下で
圧着して熱融着させることにより、上記素子１をリード
フレーム２ａにダイボンデインクしたものである。
このように、この発明においては、半導体素子１を上記
フッ素系ポリマーの熱融着性を利用してダイポンティン
グしたことをもつとも大きな特徴としたもので、こｈに
よれば従来のエポキシ樹脂やポリイミド系樹脂のり「」
躯体を用いたものに較へてダイポンディング作業を短時
間のうちに行うことができ、またポリイミド系樹脂のｆ
）ｉ１駆体のようにダイボンデインク時に発泡する心配
がないだめこれζこ起因した接着力の低下がみられず、
さらにエポキシ樹脂の如き耐湿特性の低下をほとんどき
ださないという利点が得られる。加えて、従来のタイボ
ンデインク用材料における如き高価なＡｕ。
Ａｇを使用しないものであるため、半導体装置のコスト
低減に大きく寄与できる。
この発明において使用する上記フッ素系ポリマーとして
はフッ素含有量が通常２０重景％以上、好ましくば５０
〜７６重量％のものが用いら力、る。
特にパーフルオロアルケンないしパーフルオロビニルエ
ーテルのホモポリマーまたはコポリマーが好適であり、
その代表例としてはテトラフルオロエチレン−ヘキサフ
ルオロプロピレン−ｘ重合体（以下、ＦＥＰという）、
構造式；モＣＦ　２　ＣＦ　２　ＣＦ２−ＣＦ　（ＯＲ
ｆ）晧（ただし、式中Ｒｆは炭素数７以下、好ましくは
１〜３のフッ化アルキル基を意味する）で表わされるテ
トラフルオロエチレン−パーフルオロビニルエーテル共
重合体（す、下、ＰＦＡという）を挙げることがてきる
。−に記Ｐ　Ｆ　Ａの市販品としてはタイキン工業社製
商品名ネオフロンＰＦＡ、デュポン社製商品名テフロン
ＰＦＡなどがある。
その他の上記フッ素系ポリマーとして、」１記構造式で
表わされるＰ　Ｆ　Ａのフッ素の一部が水素に置換され
たものや、ポリクロロ“トリフルオロエチレン、エチレ
ン−テトラフルオロエチレン共重合体（以下、ＥＴＦＥ
という）、エチレン−クロルトリフルオロエチレン共重
合体なども使用可能てある。
」１記フッ素系ポリマーの融点を２００〜３２０’Ｃの
範囲に限定した理由は、２００°Ｃより低くなると半導
体装置としての耐熱性に問題を生じ、また３２０’Ｃよ
り高くなるものでは半導体素子の基板表面への熱融着に
高温を要するためである。そして、上記特定範囲の融点
とされた上記フッ素系ポリマーは、常温では非接着性で
あるが融点以上に加熱すると金属などに対して容易に融
着する性質を有しているとともに、溶融時のポリマーの
流れが少ないという特徴を有している。
上記フッ素系ポリマーをリードフレーム２　ａ　ｌｌに
載置するに当だってシート状物とするときは、そのシー
ト厚みは通常５〜Ｉ　Ｑ　Ｑ　％ｎＺ程度とするのがよ
い。粉体として載置するときには、素子１の加熱圧着に
よってフィルム化されたときの厚みが上記シート状物の
厚みと同程度ないしやや薄くなるような適宜の量を選べ
ばよい。
以上のように、この発明によれば、特定のグイボンディ
ング用材料を用いたことによって生産性良好にして高信
頼性の半導体装置を提供することができる。
以下に、この発明の実施例を記載してより具体的に説明
する。
実施例１ ４２アロイ板からなるリードフレーム上に厚さ１．０ｆ
ｉｍのＦＥＰフィルム（融点２７０°Ｃ）を載置し、こ
の上に半導体素子（ＭＯ８ＩＣ）をのせ、３８．０″Ｃ
２５Ｋｇ／α１１，５秒の条件で加熱圧着してダイボン
ディングした。その後、所定のワイヤボンディングおよ
びエポキシ樹脂によるトランスファーモールド成形（樹
脂封止）を行って、第１図および第２図に示される如き
この発明の半導体装置を得た。
なお、前記グイボンディングによる半導体素子の接着力
を調べるだめ、別途前記同様のクイホンディングを行っ
たのち室温まで冷却し、素子を剥がそうとしてみたとこ
ろ容易に剥離できず、素子が破壊した。これより素子の
接着強度がきわめで大きいものであることが判った。
また、前記方法で得だ半導体装置にっき、１２ドＣ２２
気圧下での加圧浸水テスト（プレッシャークツカーテス
ト）を行い、経時的な配線腐食を調べたところ、１．（
］０００時の経過後においても配線腐食数は４０個中Ｏ
個であった。
実施例２ ＦＥＰフィルムの代りに厚さ１５μｍのＰＶＡフィルム
（融点３０５°Ｃ）を使用し、加熱圧着条件を４００　
’Ｃ、５Ｋｙ／ｃ＋７　、５秒とした以外は、実施例１
と全く同様イこしてこの発明の半導体装置をつ（つた。
この装置につき実施例１と同様の加圧浸水テストを行っ
たところ、９００時間経過後も配線腐食数は４０個中Ｏ
個であった。まだ、グイボンディング後の接着強度につ
いても実施例１の場合と同様の良好な結果が得られた。
実施例３ ＦＥＰフィルムの代りに厚さｌ５１ｔｎｔのＥＴＦＥフ
ィルム（融点２６０°Ｃ）を使用し、実施例１と同様に
してこの発明の半導体装置をつくった。この装置につき
実施例１と同様の加圧浸水テストを行ったところ、９０
０時間経過後も配線腐食数は４０個中３個と良好であっ
た。また、ダイホンディング後の接着強度についても実
施例１の場合と同様の良好な結果が得られた。
【図面の簡単な説明】
第１図はこの発明の半導体装置の一例を示す断面図、第
２図は同平面図である。 １・・・・・・半導体素子、２ａ・・・・リードフレー
ム、３　・・・フッ素系ポリマーからなるダイボンティ
ング用材料。 特許出願人　日東電気工業株式会社

Claims (1)

  1. 【特許請求の範囲】 （＋）基板と半導体素子との間に融点が２００〜３２０
    °Ｃのフッ素系ポリマーを介在させ、このポリマーによ
    り上記素子を」−記基板に接着固定してなる半導体装置
    。 （２）フッ素系ポリマーがパーフルオロアルケンないし
    パーフルオロビニルエーテルのホモ、ｆ’　ＩＪママ−
    たはコポリマーからなる特許請求の範囲第（１）項記載
    の半導体装置。
JP58111287A 1983-06-20 1983-06-20 半導体装置 Pending JPS603132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58111287A JPS603132A (ja) 1983-06-20 1983-06-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58111287A JPS603132A (ja) 1983-06-20 1983-06-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS603132A true JPS603132A (ja) 1985-01-09

Family

ID=14557398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58111287A Pending JPS603132A (ja) 1983-06-20 1983-06-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS603132A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3179634A (en) * 1962-01-26 1965-04-20 Du Pont Aromatic polyimides and the process for preparing them
JPS5645060A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Semiconductor device
JPS57128933A (en) * 1981-02-02 1982-08-10 Nec Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3179634A (en) * 1962-01-26 1965-04-20 Du Pont Aromatic polyimides and the process for preparing them
JPS5645060A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Semiconductor device
JPS57128933A (en) * 1981-02-02 1982-08-10 Nec Corp Semiconductor device

Similar Documents

Publication Publication Date Title
JP3453390B2 (ja) 半導体装置、半導体チップ搭載用基板及びその製造法
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
JP4537555B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JPH10326809A (ja) 半導体チップ・キャリヤ・アセンブリおよびその製造方法
JP2603543B2 (ja) 電子部品用接着テープ
CN102460669A (zh) 绝缘性树脂薄膜、及使用它的接合体及其制造方法
JP3207286B2 (ja) 樹脂封止型半導体装置
JPH0636416B2 (ja) 半導体素子固定用導電性接着フイルム
JPS603132A (ja) 半導体装置
JP3765331B2 (ja) 低応力のフィルム状接着剤、それを用いたリードフレーム及び半導体装置
JPH04171970A (ja) 半導体装置
JPS60102751A (ja) 半導体素子固定用接着フイルム
JP3620156B2 (ja) 低温接着性のフィルム状接着剤、それを用いたリードフレーム及び半導体装置
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JP4225183B2 (ja) 半導体装置の製造方法
JP3918303B2 (ja) 半導体パッケージ
JP4247323B2 (ja) 半導体デバイスを導電プレートにボンディングする方法
JPS603131A (ja) 半導体素子固定用接着フイルム
JPH01272125A (ja) 半導体装置の製造方法
JPH0525439A (ja) ダイボンド用シート
JPH05152355A (ja) 半導体装置
JPS6076146A (ja) 薄型半導体装置
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法
JPS62285429A (ja) 半導体装置の製造方法
JPH01166530A (ja) 樹脂封止型半導体装置