JPS603225A - スイツチング回路 - Google Patents
スイツチング回路Info
- Publication number
- JPS603225A JPS603225A JP11140183A JP11140183A JPS603225A JP S603225 A JPS603225 A JP S603225A JP 11140183 A JP11140183 A JP 11140183A JP 11140183 A JP11140183 A JP 11140183A JP S603225 A JPS603225 A JP S603225A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- input terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は人工衛星のガスジェット系におけるスラスタ
パルプを駆動するスイッチング回路に関するもので、更
に詳しく述べると、第１のトランジスタのベースに接続
される第１の抵抗と並列に：ｙ ｙ テｙ ｔを接続し
、第１のトランジスタのオンの動作によって作動するゲ
ート回路によって上記第１のトランジスタがオン状態に
なった時１発生する出力パルスの応答速度を遅らせるよ
うにしたスイッチング回路を提供するものである。
パルプを駆動するスイッチング回路に関するもので、更
に詳しく述べると、第１のトランジスタのベースに接続
される第１の抵抗と並列に：ｙ ｙ テｙ ｔを接続し
、第１のトランジスタのオンの動作によって作動するゲ
ート回路によって上記第１のトランジスタがオン状態に
なった時１発生する出力パルスの応答速度を遅らせるよ
うにしたスイッチング回路を提供するものである。
従来のこの種回路として第１図に示すものがあった。第
１図にお９て１１＋はパルス信号を制御する第１のトラ
ンジスタ、（２ｊは電源、Ｌｆま負荷、Ｒ１は第１のト
ランジスタｉｌ＋のベース（３）とエミッタ（４）間に
ｔ位差を与える抵抗、（５）は第１のトランジスタ（１
）のコレクタ、（６）は負荷電流を制御する第２のトラ
ンジスタ、（９）は第２のトランジスタ（６）を制御す
る制御信号、ＰｌおよびＰ２はパルス信号が入力される
入力端でおり、Ｂ２は接地されて−る。Ｂ３は負荷出力
端子である。第２図１工第１図に示す第２のトランジス
タ（６）の等価回路を示し、（９）は第１図に示すもの
と同じ、（７）は第２のトランジスタ（６）のコレクタ
、１８１ｋｊｉ２のトランジスタ（６）のエミッタ、８
は第２のトランジスタ（６）の等価スイッチ。
１図にお９て１１＋はパルス信号を制御する第１のトラ
ンジスタ、（２ｊは電源、Ｌｆま負荷、Ｒ１は第１のト
ランジスタｉｌ＋のベース（３）とエミッタ（４）間に
ｔ位差を与える抵抗、（５）は第１のトランジスタ（１
）のコレクタ、（６）は負荷電流を制御する第２のトラ
ンジスタ、（９）は第２のトランジスタ（６）を制御す
る制御信号、ＰｌおよびＰ２はパルス信号が入力される
入力端でおり、Ｂ２は接地されて−る。Ｂ３は負荷出力
端子である。第２図１工第１図に示す第２のトランジス
タ（６）の等価回路を示し、（９）は第１図に示すもの
と同じ、（７）は第２のトランジスタ（６）のコレクタ
、１８１ｋｊｉ２のトランジスタ（６）のエミッタ、８
は第２のトランジスタ（６）の等価スイッチ。
ｋは第２のトランジスタ（６）の浮遊容量である。第３
図は第２図のスイッチ８を閉にした時の第１図各部回路
の動作波形図であり、（ＡＩ）はベース（３）の電圧波
形、（Ｂｌ）ｋまベース電流波形、（ＣＩ）ｉｓコレク
タ・川、６ｉＣ波形、１１は入力端Ｐ１ を弁して入力
されるパルス信号のパルス幅、’ｒ２を１第１のトラン
ジスタ（皿）のターンオン時間、Ｔ３は第１のトランジ
スタＩＩ）をオフ状態にする際の遅蝿時間を示す。
図は第２図のスイッチ８を閉にした時の第１図各部回路
の動作波形図であり、（ＡＩ）はベース（３）の電圧波
形、（Ｂｌ）ｋまベース電流波形、（ＣＩ）ｉｓコレク
タ・川、６ｉＣ波形、１１は入力端Ｐ１ を弁して入力
されるパルス信号のパルス幅、’ｒ２を１第１のトラン
ジスタ（皿）のターンオン時間、Ｔ３は第１のトランジ
スタＩＩ）をオフ状態にする際の遅蝿時間を示す。
以下、動作を詳しく述べる。第１図において。
第１のトランジスタＩｔ）のベース鳳３）とエミッタ（
４）の間にパルスがない時を工、第１のトランジスター
ｌｉｔエオフ状態である。いま第３図の（Ａ１）に示す
ノくルス幅Ｔｔの負パルスがベース％３）に加わると、
第３図の（Ｂ１）のようにベース（３）に゛電流が流れ
、第３図の（Ｃ１）のように第１のトランジスタ（１）
のコレクタ（５）に電流が流れる。この場合、十分大き
な負パルスが第１のトランジスタ１００ペース鳴３）に
カロわッテイルト、コレクタ（５）の電流波形！−！１
３１１（７）（Ｃ１）のようになる。第３図の（Ａ１）
に示すノくルス幅Ｔ１の期間後、第１のトランジスタ（
１）Ｇ１元に戻ってオフ状態になるが、ベースｔ３１の
領域の電流密度が高くなっているから、コレクタ（５）
に電流７５二流れ続け、第３図の（Ｃ１）に示す如く遅
延時１ｊＪ３ Ｔｓだけパルス幅が広がる。第４図に第
２図のスイッチＳを開にした時の第１図各部回路の動作
波形図でおシ、（Ａ２）はベース（３）の−圧波形、
（Ｂ２）ｈエペース（３）の電流波形、 （Ｃ２）ｋＸ
コレクタ１５＋の電流波形を示す。
４）の間にパルスがない時を工、第１のトランジスター
ｌｉｔエオフ状態である。いま第３図の（Ａ１）に示す
ノくルス幅Ｔｔの負パルスがベース％３）に加わると、
第３図の（Ｂ１）のようにベース（３）に゛電流が流れ
、第３図の（Ｃ１）のように第１のトランジスタ（１）
のコレクタ（５）に電流が流れる。この場合、十分大き
な負パルスが第１のトランジスタ１００ペース鳴３）に
カロわッテイルト、コレクタ（５）の電流波形！−！１
３１１（７）（Ｃ１）のようになる。第３図の（Ａ１）
に示すノくルス幅Ｔ１の期間後、第１のトランジスタ（
１）Ｇ１元に戻ってオフ状態になるが、ベースｔ３１の
領域の電流密度が高くなっているから、コレクタ（５）
に電流７５二流れ続け、第３図の（Ｃ１）に示す如く遅
延時１ｊＪ３ Ｔｓだけパルス幅が広がる。第４図に第
２図のスイッチＳを開にした時の第１図各部回路の動作
波形図でおシ、（Ａ２）はベース（３）の−圧波形、
（Ｂ２）ｈエペース（３）の電流波形、 （Ｃ２）ｋＸ
コレクタ１５＋の電流波形を示す。
以下、動作を詳しく述べる。いま第４図の（Ａ２）に−
示スパルス幅Ｔ１の負ノくルスがベース＋３１にカロわ
ると、第１図における第１のトランジスタ（１）力；タ
ーンオンの瞬間にコレクタ（５）に、第４図（Ｃ２）に
示すような電流が流れる。
示スパルス幅Ｔ１の負ノくルスがベース＋３１にカロわ
ると、第１図における第１のトランジスタ（１）力；タ
ーンオンの瞬間にコレクタ（５）に、第４図（Ｃ２）に
示すような電流が流れる。
本来、第１図における第２のトランジスタ（６）ヲ断、
言い換えれば第２図におけるスイッチ８を開にして９る
ため、第４図に示す（Ａ２）のベース電圧を供給しても
（Ｂ２）ｓ （Ｃ２）に示す電流が流れないはずである
が、第１図における第１のトランジスタ（１）のベース
（３）に負パルスが加わった瞬間、浮遊容量ｋを介して
短軸状態になるため、第２のトランジスタ（６）のコレ
クタ（７）と第２のトランジスタ（６）のエミッタ（８
）に′電流が流れ、第１のトランジスタｔｌ＋のコレク
タ（５）に電流が現五る。この不具合は第１図における
負荷（Ｌｌ）が人工衛星のガスジェット系の推薬を断続
的にスラスタに送り込む、ソレノイドの場合、スラスタ
の正常動作外で不要なパルスを発生し０人工衛星の姿勢
に重大な影＃を生むという欠点ＶＣ′）なかった。
言い換えれば第２図におけるスイッチ８を開にして９る
ため、第４図に示す（Ａ２）のベース電圧を供給しても
（Ｂ２）ｓ （Ｃ２）に示す電流が流れないはずである
が、第１図における第１のトランジスタ（１）のベース
（３）に負パルスが加わった瞬間、浮遊容量ｋを介して
短軸状態になるため、第２のトランジスタ（６）のコレ
クタ（７）と第２のトランジスタ（６）のエミッタ（８
）に′電流が流れ、第１のトランジスタｔｌ＋のコレク
タ（５）に電流が現五る。この不具合は第１図における
負荷（Ｌｌ）が人工衛星のガスジェット系の推薬を断続
的にスラスタに送り込む、ソレノイドの場合、スラスタ
の正常動作外で不要なパルスを発生し０人工衛星の姿勢
に重大な影＃を生むという欠点ＶＣ′）なかった。
この発明は、このような従来の欠点を改善するためＫな
されたもので、パルス信号の入力端と第１のトランジス
タのベースＩＷｊに抵抗とコンデンサを並列に接続し、
前記入力端と第１のトランジスタのエミッタ間に抵抗を
接続し、第１のトランジスタがオン状態Ｖこなる際、負
荷に現われる出力パルスの応答速度を遅らせることによ
って、浮遊容量を持つ第２のトランジスタに不要な過渡
電流を流さなしことを目的としている。
されたもので、パルス信号の入力端と第１のトランジス
タのベースＩＷｊに抵抗とコンデンサを並列に接続し、
前記入力端と第１のトランジスタのエミッタ間に抵抗を
接続し、第１のトランジスタがオン状態Ｖこなる際、負
荷に現われる出力パルスの応答速度を遅らせることによ
って、浮遊容量を持つ第２のトランジスタに不要な過渡
電流を流さなしことを目的としている。
以下、第５図にこの発明の一実施例を示し、そ。
の構成を説明する。第５図において、第１図と同様の部
分には同一の符号を付して説明は省略する。
分には同一の符号を付して説明は省略する。
第５図においてＣはコンデンサ、Ｒ１〜ＲＡｆ＠第１〜
第４の抵抗である。以下、動作を詳しく述べる。
第４の抵抗である。以下、動作を詳しく述べる。
第５図において、入力端Ｐ２に対し、入力端Ｐ１にパル
スが与えられた瞬間、第１の抵抗Ｒ１に電流が流れ始め
るが、一定時間経過すると第１の抵抗Ｒ１を流れる電流
量は一定値になり、第１のトランジスタ＋１１のベース
＋３１のポテンシャル＆ま一定となる。ターンオン時間
は、はぼ第１の抵抗Ｒ１゜２Ｊｇ４１）ａ抗Ｒ４，及び
コンデンサＣの時定数に依存しておシ、コンデンサＣの
容量が大きいほど。
スが与えられた瞬間、第１の抵抗Ｒ１に電流が流れ始め
るが、一定時間経過すると第１の抵抗Ｒ１を流れる電流
量は一定値になり、第１のトランジスタ＋１１のベース
＋３１のポテンシャル＆ま一定となる。ターンオン時間
は、はぼ第１の抵抗Ｒ１゜２Ｊｇ４１）ａ抗Ｒ４，及び
コンデンサＣの時定数に依存しておシ、コンデンサＣの
容量が大きいほど。
ターンオン時間は長くなる。第６図をエコンデンサＣの
容ｔを充分大きいものとしたときの第１のトランジスタ
（１）のエミッタ（４）の′配圧と６時間の関係を示し
ている。第６図においてＴ２は第１のトランジスタ（１
）のターンオン時間であシ、第１のトランジスタ＋１１
の飽和電圧は、入力端子Ｐ２に印加されたパルスの電圧
にほぼ等しい。
容ｔを充分大きいものとしたときの第１のトランジスタ
（１）のエミッタ（４）の′配圧と６時間の関係を示し
ている。第６図においてＴ２は第１のトランジスタ（１
）のターンオン時間であシ、第１のトランジスタ＋１１
の飽和電圧は、入力端子Ｐ２に印加されたパルスの電圧
にほぼ等しい。
以上述べたように、この発明は従来のトランジスタ、ス
イッチング回路が、第１のトランジスタがオン状態にな
る際、コレクタ出力パルスを直ちに現わしてしまう欠点
を解消するため、第１のトランジスタのペースと、パル
ス信号の入力端の間に抵抗とコンデンサを並列に接続し
、ペース回路の時足数を増加させ、第１のトランジスタ
のコレクタ出力パルスの応答速度を遅らせることができ
る。なお、この発明は、第２のトランジスタにＰＮＰ型
、ＮＰＩＪ型の何れを使用しても、負荷電流を制御する
ことができるという利点がある。
イッチング回路が、第１のトランジスタがオン状態にな
る際、コレクタ出力パルスを直ちに現わしてしまう欠点
を解消するため、第１のトランジスタのペースと、パル
ス信号の入力端の間に抵抗とコンデンサを並列に接続し
、ペース回路の時足数を増加させ、第１のトランジスタ
のコレクタ出力パルスの応答速度を遅らせることができ
る。なお、この発明は、第２のトランジスタにＰＮＰ型
、ＮＰＩＪ型の何れを使用しても、負荷電流を制御する
ことができるという利点がある。
第１図は従来のトランジスタのスイッチング回路の例を
示す図、第２図は第２のトランジスタの等価回路を示す
図、第３図は第２図のスイッチ８を閉にしたときの第１
幽谷部回路の動作波形図。 第４図は、第２図のスイッチ８ｔｌ−開にしたときの第
１図に示すものの動作波形図、第５図はこの発明の一実
施例を示した図、第６図はこの発明の詳細な説明する波
形図である。 図中１１ｉは第１のトランジスタ、（２）は電源、（３
）はペース、（４）はエミッタ、（５）はコレクタ、（
６）は第２のトランジスタ、 ＋７０１第２のトランジ
スタのコレクタ、（８）は第２のトランジスタのエミッ
タ、（９）はｍ８１８８号、Ｔ１はパルス［、Ｔ２はタ
ーンオン時間。 Ｔ３は遅延時間、Ｒ１〜Ｒ４は第１〜第４の抵抗。 ｋは浮遊容量、Ｃはコンデンサ、Ｂはスイッチ。 Ｐｌ、Ｐ２は入力端、Ｐ５は負荷出方端子、Ｌは負荷で
ある。 なお図中、同一あるいは相当部分には同一符号を付して
示しである。 太 代理人 へ 岩 増 雄 第 １ 図 、゛ 第 ３ 図 第４図 第５図 第６図
示す図、第２図は第２のトランジスタの等価回路を示す
図、第３図は第２図のスイッチ８を閉にしたときの第１
幽谷部回路の動作波形図。 第４図は、第２図のスイッチ８ｔｌ−開にしたときの第
１図に示すものの動作波形図、第５図はこの発明の一実
施例を示した図、第６図はこの発明の詳細な説明する波
形図である。 図中１１ｉは第１のトランジスタ、（２）は電源、（３
）はペース、（４）はエミッタ、（５）はコレクタ、（
６）は第２のトランジスタ、 ＋７０１第２のトランジ
スタのコレクタ、（８）は第２のトランジスタのエミッ
タ、（９）はｍ８１８８号、Ｔ１はパルス［、Ｔ２はタ
ーンオン時間。 Ｔ３は遅延時間、Ｒ１〜Ｒ４は第１〜第４の抵抗。 ｋは浮遊容量、Ｃはコンデンサ、Ｂはスイッチ。 Ｐｌ、Ｐ２は入力端、Ｐ５は負荷出方端子、Ｌは負荷で
ある。 なお図中、同一あるいは相当部分には同一符号を付して
示しである。 太 代理人 へ 岩 増 雄 第 １ 図 、゛ 第 ３ 図 第４図 第５図 第６図
Claims (1)
- パルス信号が入力される入力端と、この入力端を介して
入力される前記パルス信号を制御する第１のトランジス
タと、この第１のトランジスタのベースと前記入力端と
の間に並列接続された第１の抵抗及びコンデンサと、前
記第１のトランジスタのベースにその一端かつながシ、
かり他端が接地されている第２の抵抗と、上記８ｒ４１
のトランジスタのコレクタにその一端がつながシ、かつ
他端が接地されている第３の抵抗と、上記第１のトラン
ジスタのエミッタにその一端を接続し、かつ他端を上記
入力端に接続した第４の抵抗と、上記第１のトランジス
タのエミッタから出力される出力電流を制御する第２の
トランジスタと、上記第１のトランジスタのエミッタと
前記第２のトランジスタのコレクタとの間に設けられた
負荷と、上記第２のトランジスタのエミッタにその正極
がつながシ、かつ負極が接地されている電源とで構成し
たことを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140183A JPS603225A (ja) | 1983-06-21 | 1983-06-21 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140183A JPS603225A (ja) | 1983-06-21 | 1983-06-21 | スイツチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603225A true JPS603225A (ja) | 1985-01-09 |
Family
ID=14560212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11140183A Pending JPS603225A (ja) | 1983-06-21 | 1983-06-21 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603225A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745742A (en) * | 1986-08-20 | 1988-05-24 | Toyota Jidosha Kabushiki Kaisha | Dual path exhaust pipe for mounting an oxygen sensor |
| US4833882A (en) * | 1986-10-28 | 1989-05-30 | Nissan Motor Co., Ltd. | Exhaust manifold for multicylinder internal combustion engine |
-
1983
- 1983-06-21 JP JP11140183A patent/JPS603225A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745742A (en) * | 1986-08-20 | 1988-05-24 | Toyota Jidosha Kabushiki Kaisha | Dual path exhaust pipe for mounting an oxygen sensor |
| US4833882A (en) * | 1986-10-28 | 1989-05-30 | Nissan Motor Co., Ltd. | Exhaust manifold for multicylinder internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744738B2 (ja) | 半導体記憶装置 | |
| US3456164A (en) | Solenoid energizing means | |
| JPS603225A (ja) | スイツチング回路 | |
| JPH0812755B2 (ja) | 制御回路プリチャージ回路 | |
| US2982870A (en) | Transistor | |
| US3510689A (en) | Bistable flip-flop circuit with memory | |
| EP0316884B1 (en) | Schmitt trigger circuit | |
| US5281873A (en) | Sense amplifier control circuit | |
| US4851711A (en) | Asymmetrical clock chopper delay circuit | |
| US5068550A (en) | ECL-TTL signal level converter | |
| US3305729A (en) | Amplitude selective unipolar amplifier of bipolar pulses | |
| US5594377A (en) | Delay circuit for a write data precompensator system | |
| US3054905A (en) | Load-driving circuit | |
| US6212051B1 (en) | Pulse-width modulator current limiter | |
| US5319251A (en) | Circuit arrangement for generating a switching pulse from a square-wave signal | |
| US3829716A (en) | Wide range monstable multivibrator circuit having a constant current source | |
| US3377518A (en) | Magnetostrictive delay line driver | |
| JPS63169117A (ja) | 電流パルス発生回路 | |
| US3202830A (en) | Dual function core logic | |
| JP2723714B2 (ja) | 半導体メモリ | |
| JPH0897695A (ja) | パワーオンリセット回路 | |
| SU318991A1 (ru) | Устройство управления запоминающил1 блоком | |
| SU1083236A1 (ru) | Запоминающее устройство с сохранением информации при отключении питани | |
| JPS5848522A (ja) | パルス保持回路 | |
| JP2760679B2 (ja) | 半導体装置 |