JPS6032350B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6032350B2 JPS6032350B2 JP52072892A JP7289277A JPS6032350B2 JP S6032350 B2 JPS6032350 B2 JP S6032350B2 JP 52072892 A JP52072892 A JP 52072892A JP 7289277 A JP7289277 A JP 7289277A JP S6032350 B2 JPS6032350 B2 JP S6032350B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- coating
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Weting (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関しさらに詳しくはし
ジストの多層コーティングに関するものである。
ジストの多層コーティングに関するものである。
集積回路を製作する工程において電極配線を形成する場
合リフトオフという工程が用いられている。
合リフトオフという工程が用いられている。
これはすでに行なわれているごとく基板上にレジストを
塗布してこのレジストを配線の形状にパターンニングし
て配線の形状にレジストを露光して除去し、その上に全
面にアルミニウムを蒸着する。つぎにレジストを剥離す
れば基板上に蒸着されたアルミニウム層のみが形成され
レジスト上に蒸着されたアルミニウム層はしジスト層と
ともに剥離されるのである。このような集程回路の製作
において微細な電極配線を行なうためにはしジスト層の
多層コーティングが必要である。
塗布してこのレジストを配線の形状にパターンニングし
て配線の形状にレジストを露光して除去し、その上に全
面にアルミニウムを蒸着する。つぎにレジストを剥離す
れば基板上に蒸着されたアルミニウム層のみが形成され
レジスト上に蒸着されたアルミニウム層はしジスト層と
ともに剥離されるのである。このような集程回路の製作
において微細な電極配線を行なうためにはしジスト層の
多層コーティングが必要である。
つまりレジスト層に蒸着されたアルミニウムと基板上に
蒸着されたアルミニゥムとの間の分離をよくするために
レジスト層を２層にて形成し、下層つまり基板上のレジ
スト層の露光感度を上層のレジスト層の露光感度よりも
高くしてパターンニングして露光された後のレジスト層
の断面を基板に近い方を間隔を大きくすることによって
蒸着された基板上のアルミニウムの分離をよくするよう
にしたものである。例えば１層目しジストとしてＯＦＰ
Ｒ７７（東京応化社製ホトレジスト）の粘度３比ｐのも
のを５００仇ｐｍにて塗布し、８０ｑ０で３０分間プレ
ベークし、ついで２層目しジストとしてウェィコート（
ＷａｙＣｏａｔ）ＬＳＩ２９５．（ハント社製ホトレジ
スト）（１枕ｐ）を５０仇．ｐ．ｍで回転中に滴下して
約１．５秒で５０００回転とし温度２３００にてコーテ
ィングを行なうと、１層目しジストが１３３００Ａ、２
層コープィングして２３７００Ａの膜厚となった。
蒸着されたアルミニゥムとの間の分離をよくするために
レジスト層を２層にて形成し、下層つまり基板上のレジ
スト層の露光感度を上層のレジスト層の露光感度よりも
高くしてパターンニングして露光された後のレジスト層
の断面を基板に近い方を間隔を大きくすることによって
蒸着された基板上のアルミニウムの分離をよくするよう
にしたものである。例えば１層目しジストとしてＯＦＰ
Ｒ７７（東京応化社製ホトレジスト）の粘度３比ｐのも
のを５００仇ｐｍにて塗布し、８０ｑ０で３０分間プレ
ベークし、ついで２層目しジストとしてウェィコート（
ＷａｙＣｏａｔ）ＬＳＩ２９５．（ハント社製ホトレジ
スト）（１枕ｐ）を５０仇．ｐ．ｍで回転中に滴下して
約１．５秒で５０００回転とし温度２３００にてコーテ
ィングを行なうと、１層目しジストが１３３００Ａ、２
層コープィングして２３７００Ａの膜厚となった。
しかしながら、微細なパターンを形成する場合には２層
目のレジストを薄く形成することが必要である。
目のレジストを薄く形成することが必要である。
しかしながら２層目のレジストを薄くコーティングする
場合、レジストの溶剤の性質が似ているかあるいは同じ
溶剤である場合には下層のレジストと上層のレジストが
塗布中に演ってしまうという欠点がある。本発明の目的
は膜厚を薄くし微細パターンの形成をするためのレジス
ト層の多層コーティングを容易にする半導体装置の製造
方法を提供することにある。
場合、レジストの溶剤の性質が似ているかあるいは同じ
溶剤である場合には下層のレジストと上層のレジストが
塗布中に演ってしまうという欠点がある。本発明の目的
は膜厚を薄くし微細パターンの形成をするためのレジス
ト層の多層コーティングを容易にする半導体装置の製造
方法を提供することにある。
本発明によればゥェハー上にレジストを多層コーティン
グする工程を含んでなる半導体装置の製造方法において
、前記多層コーティング工程がゥェハ上に下層のレジス
トをコーティングし、前記下層のレジストの上に前記下
層のレジストより溶剤を多く含んだ上層のレジストを前
記上層のレジストと前記下層のレジストが混合しない温
度まで下げてコーティングすることを特徴とする半導体
装置の製造方法が提案される。
グする工程を含んでなる半導体装置の製造方法において
、前記多層コーティング工程がゥェハ上に下層のレジス
トをコーティングし、前記下層のレジストの上に前記下
層のレジストより溶剤を多く含んだ上層のレジストを前
記上層のレジストと前記下層のレジストが混合しない温
度まで下げてコーティングすることを特徴とする半導体
装置の製造方法が提案される。
以下本発明にかかる半導体装置の製造方法の実施例につ
いて図面により詳細に説明する。
いて図面により詳細に説明する。
一般に第１図のごとく基板１の上にレジスト２をスピン
コーティングすると溶剤はかなり飛んでしまいいわゆる
固形物が残ったレジスト層２が残る。
コーティングすると溶剤はかなり飛んでしまいいわゆる
固形物が残ったレジスト層２が残る。
その上にレジスト層３を塗布する場合、主にレジスト３
に含まれる溶剤がレジスト２に溶けこむかあるいはレジ
スト２がレジスト３に溶け込むかする。そこでこの場合
レジストの温度をｃげこの溶解を制御しレジスト２とし
ジスト３の混合を防いだのが本発明である。一般に高分
子の溶剤への溶解速度は温度によりかなり異なることが
考えられる。
に含まれる溶剤がレジスト２に溶けこむかあるいはレジ
スト２がレジスト３に溶け込むかする。そこでこの場合
レジストの温度をｃげこの溶解を制御しレジスト２とし
ジスト３の混合を防いだのが本発明である。一般に高分
子の溶剤への溶解速度は温度によりかなり異なることが
考えられる。
下地レジスト層２のポジレジストに２層目のレジスト層
３のポジレジストを塗布する際膜厚を薄くするためには
粘度の小さい、溶剤を多量に含んだレジスト層３を滴下
する必要がある。その際両レジストが界面にて混合する
のを防ぐためには溶剤を多量に含んだレジスト３の一層
目のレジスト２との接触時間をなるべく少なくする必要
があり実際には滴下してから１．５秒位で高速回転させ
て混合を少なくしている。つぎに溶解速度自身を小さく
することが考えられる。
３のポジレジストを塗布する際膜厚を薄くするためには
粘度の小さい、溶剤を多量に含んだレジスト層３を滴下
する必要がある。その際両レジストが界面にて混合する
のを防ぐためには溶剤を多量に含んだレジスト３の一層
目のレジスト２との接触時間をなるべく少なくする必要
があり実際には滴下してから１．５秒位で高速回転させ
て混合を少なくしている。つぎに溶解速度自身を小さく
することが考えられる。
したがってここでは２層目のレジストの温度を下げて実
験してみた。実験方法を以下に示す。１層目ＯＦＰＲ７
７（東京応化社製ホトレジスト）３比ｐ．５００比．ｐ
．ｍプレベーク８０ｑ０３０分間２層目ウェイコート（
ＷａｙＣｏａｔ）は１３９５（ハント社製ホトレジスト
）技ｐ．５００仇．ｐ．ｍ２層目のレジストは５０比．
ｐ．ｍで回転中に滴下して約１．９秒で５０００回転と
し２層目のレジストの温度を２３００（通常）の場合と
３℃の場合とについて比較した結果第２図の如くなった
。
験してみた。実験方法を以下に示す。１層目ＯＦＰＲ７
７（東京応化社製ホトレジスト）３比ｐ．５００比．ｐ
．ｍプレベーク８０ｑ０３０分間２層目ウェイコート（
ＷａｙＣｏａｔ）は１３９５（ハント社製ホトレジスト
）技ｐ．５００仇．ｐ．ｍ２層目のレジストは５０比．
ｐ．ｍで回転中に滴下して約１．９秒で５０００回転と
し２層目のレジストの温度を２３００（通常）の場合と
３℃の場合とについて比較した結果第２図の如くなった
。
同図に示すごとく２層目のポジレジストを２才０で塗布
した場合粘度母ｐのＷａｙＣｏａｔは１３９５では一層
目の膜厚とほぼ同じ膜厚になってしまう。
した場合粘度母ｐのＷａｙＣｏａｔは１３９５では一層
目の膜厚とほぼ同じ膜厚になってしまう。
これは２層目のレジストが溶剤を多く含んでいるために
１層目のレジストと混合しやすいものと思考する。つぎ
に２層目のポジレジストを３℃に冷却して塗布すると２
３ＣＯの時よりも厚く塗布されていることが判る。この
ように温度を下げることによりＷａｙＣｏａｔは１３９
５のように粘度の小さいものでも２層のコーティングが
可能となり、全体の膜厚を薄くでき微細パターン形成に
有利になる。
１層目のレジストと混合しやすいものと思考する。つぎ
に２層目のポジレジストを３℃に冷却して塗布すると２
３ＣＯの時よりも厚く塗布されていることが判る。この
ように温度を下げることによりＷａｙＣｏａｔは１３９
５のように粘度の小さいものでも２層のコーティングが
可能となり、全体の膜厚を薄くでき微細パターン形成に
有利になる。
なお第２図の場合は２層目のレジストの塗布温度のみを
冷却した場合について示したが、１層目のレジストの塗
布にあたって基板もしくはウェハーを冷却しても効果が
あることは勿論である。最後に本発明にかかる多層コー
ティングレジストを用いて電極配線を行なう場合の１例
を第３図に示す。
冷却した場合について示したが、１層目のレジストの塗
布にあたって基板もしくはウェハーを冷却しても効果が
あることは勿論である。最後に本発明にかかる多層コー
ティングレジストを用いて電極配線を行なう場合の１例
を第３図に示す。
第３図ａは基板１上に本発明にかかる方法によって多層
コーティングされたレジスト２および３を示す。そのレ
ジスト層の上を第３図ｂのごとくパターンニングを行な
い形成すべき電極の形状にレジスト層を除去する。これ
を第３図ｃに示す。つぎにその上に第３図ｄのごとくア
ルミニウム５を葵着しレジスト層を剥離すると第３図ｃ
のごとく電極５が形成される。本発明にかかる２層コー
ティングされたレジスト層を用いることによってレジス
ト層の電極を形成すべき部分の断面が第３図ｃに示すご
とくなりアルミニウム蒸着した場合基板上のアルミニウ
ムとしジスト上のアルミニウムとが第３図ｄさらにその
電極部分の拡大図である第３図ｄ′に示すように分離さ
れてリフトオフがうまくできる。
コーティングされたレジスト２および３を示す。そのレ
ジスト層の上を第３図ｂのごとくパターンニングを行な
い形成すべき電極の形状にレジスト層を除去する。これ
を第３図ｃに示す。つぎにその上に第３図ｄのごとくア
ルミニウム５を葵着しレジスト層を剥離すると第３図ｃ
のごとく電極５が形成される。本発明にかかる２層コー
ティングされたレジスト層を用いることによってレジス
ト層の電極を形成すべき部分の断面が第３図ｃに示すご
とくなりアルミニウム蒸着した場合基板上のアルミニウ
ムとしジスト上のアルミニウムとが第３図ｄさらにその
電極部分の拡大図である第３図ｄ′に示すように分離さ
れてリフトオフがうまくできる。
以上詳細に示したように本発明は高分子の溶剤に対する
溶解温度が温度に大きく依存することを利用することを
利用してレジストの多層コートを容易にしたものであっ
て、ＩＣを製作するにあたりリフトオフを用いる場合特
に大きな効果を発揮するものである。
溶解温度が温度に大きく依存することを利用することを
利用してレジストの多層コートを容易にしたものであっ
て、ＩＣを製作するにあたりリフトオフを用いる場合特
に大きな効果を発揮するものである。
第１図はしジスト層の多層コーティングの説明図、第２
図は本発明にかかる製造方法におけるレジストの多層コ
ーティングの結果を従来の多層コーティングの結果と比
較して示したデータ、第３図は本発明にかかる方法を用
いて製造されたレジストによる電極のリフトオフ工程を
示す。 図において１が基板、２が第１レジスト層、３が第２レ
ジスト層である。 第１図 第２図 第３図
図は本発明にかかる製造方法におけるレジストの多層コ
ーティングの結果を従来の多層コーティングの結果と比
較して示したデータ、第３図は本発明にかかる方法を用
いて製造されたレジストによる電極のリフトオフ工程を
示す。 図において１が基板、２が第１レジスト層、３が第２レ
ジスト層である。 第１図 第２図 第３図
Claims (1)
- １ ウエハー上にレジストを多層コーテイングする工程
を含んでなる半導体装置の製造方法において、前記多層
コーテイング工程がウエハ上に下層のレジストをコーテ
イングし、前記下層のレジストの上に前記下層のレジス
トより溶剤を多く含んだ上層のレジストと前記上層のレ
ジストと前記下層のレジストが混合しない温度まで下げ
てコーテイングすることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52072892A JPS6032350B2 (ja) | 1977-06-21 | 1977-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52072892A JPS6032350B2 (ja) | 1977-06-21 | 1977-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS547873A JPS547873A (en) | 1979-01-20 |
| JPS6032350B2 true JPS6032350B2 (ja) | 1985-07-27 |
Family
ID=13502445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52072892A Expired JPS6032350B2 (ja) | 1977-06-21 | 1977-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032350B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60100432A (ja) * | 1983-11-05 | 1985-06-04 | Oki Electric Ind Co Ltd | リフトオフ金属パタ−ン形成方法 |
| JP7092508B2 (ja) * | 2018-01-26 | 2022-06-28 | 株式会社Ｓｃｒｅｅｎホールディングス | 塗布方法 |
-
1977
- 1977-06-21 JP JP52072892A patent/JPS6032350B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS547873A (en) | 1979-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533624A (en) | Method of forming a low temperature multilayer photoresist lift-off pattern | |
| US3982943A (en) | Lift-off method of fabricating thin films and a structure utilizable as a lift-off mask | |
| US4115120A (en) | Method of forming thin film patterns by differential pre-baking of resist | |
| US4451554A (en) | Method of forming thin-film pattern | |
| CA1219835A (en) | Metal/semiconductor deposition | |
| KR100230405B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPH0330417A (ja) | 集積回路製造プロセスにおけるフォトレジストの形成方法 | |
| JPS6342144A (ja) | 多層配線構造体 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH0254563A (ja) | 半導体装置 | |
| KR0144420B1 (ko) | 리소그라피 공정방법 | |
| JPH08316120A (ja) | レジスト塗布方法 | |
| JPH04332118A (ja) | パターンの形成方法 | |
| JPS61180456A (ja) | 半導体装置の製造方法 | |
| JPS63160224A (ja) | 半導体装置の製造方法 | |
| JPH0821574B2 (ja) | パタ−ン形成方法 | |
| KR960006963B1 (ko) | 반도체 장치의 이중 금속배선 형성방법 | |
| JPS6211783B2 (ja) | ||
| JPS6270594A (ja) | 選択メツキ法 | |
| JPH02128448A (ja) | 多層配線基板における配線形成方法 | |
| JPS62286230A (ja) | 薄膜の選択食刻方法 | |
| JPS6364920B2 (ja) | ||
| JPH07183376A (ja) | 半導体装置の製造方法 | |
| KR950025871A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS63160226A (ja) | 半導体装置の製造方法 |