JPS6032417A

JPS6032417A - 出力回路の保護装置

Info

Publication number: JPS6032417A
Application number: JP14118583A
Authority: JP
Inventors: Geeru Buirufuriido; ヴイルフリード・ゲール; Soichi Takano; 高野　惣一; Tsuneo Inaba; 稲葉　恒男
Original assignee: KOYO DENSHI KOGYO KK; Koyo Electronics Industries Co Ltd
Current assignee: KOYO DENSHI KOGYO KK; Koyo Electronics Industries Co Ltd
Priority date: 1983-08-03
Filing date: 1983-08-03
Publication date: 1985-02-19
Also published as: JPH056366B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、半導体素子によって負荷がＷＡ動制御される
出力回路の保＃う装置に関する。

従来この種の出力回路、例えば近接スイッチ、光７１℃
スイッチ等の無接触検出スイッチにおける出力回路の保
蒔装置として、特開昭５５−３２３６３号公報に記載さ
れているものがある。この装置は、過電流検出を発振器
の増幅器に帰還させるようにしたものであるが、この方
法では、回路構成が複雑で部品点数も多く、さらにトラ
ンジスタのＮＰＮ出力回路とＰＮＰ出力回路とを簡単に
置き換えることかできない、という欠点があった。

本発明は、このような状況に鑑みて発明されたものであ
シ、回ｊＩ！！構成が簡易で部品点数が少なく、また、
ＮＰＮ出力回路とＰＮＰ出方回路とを簡単に置き換える
ことができるようＫした出力回路の保睦装置を提供する
ものである。

本発明に係る出力回路の保＠装置は、開側１信号に基づ
いて負荷を駆動する半導体素子と、負荷電流を検出して
該電流が所定値以上にｋつだとき、前記半導体素子を周
期的にオン・オフ制御する保護回路とを備えたことを特
徴とする。

以下、本発明の実施例を図面に基づいて税明する。

第１図は、本発明の一実施例に係る近接スイッチの出力
回路の保護装置のブロック図である。同図において、（
１）は検出コイル、（２）に１）＃振回路と靜発振回路
の出力を増幅して出力する検出回路である。

（３）は出力回路であシ、検出回路（２）の出力信号は
抵抗（Ｒ１）を介してその半導体素子、すなわちトラン
ジスタ（Ｑｓ）のベースに供給される。このトランジス
タ（ＱＩ）は、負荷（Ｐ　Ｌ　）に直列に接続されて。

電源（Ｅ）からの負荷（ＰＬ）への電流供給を制御する
。（４）は保瞳回路で、仁れは負荷（ＰＬ）の短糸性の
故障から出力回路（３）を保護する回路であり、トラン
ジスタ（ＱＩ）、（Ｑｓ）、抵抗（Ｒｖ）、（Ｒｓ）。

（Ｒ４）及びコンデンサ（Ｃ）により構成される。すな
わチ、ｌ−ランジスタ（ＱＩ）のベースは検出回路（２
）の出力信号線に接続され、エミッタはコンデンサ（Ｃ
）をブｒして回路アースに接続されるとともに、抵抗（
Ｒ２）を介してトランジスタ（Ｑｓ）のベースに接ｈ″
Ｇされている。トランジスタ（ＱＩ　）のコレクタはオ
ープンのままである。トランジスタ（Ｑｓ）のコレクタ
？：Ｉ：　ｚ　ｎｉ＋　＋１１；検出回路（２）の出力
信号線に接続さノ１、′士たそのエミッタは、ｎ）１記
出力回路（３）のトランジスタ（ＱＩ）のエミッタと回
路アース間に直列ノ）！株されメこ抵抗（Ｒｓ　）と（
Ｒ４）の接続点に接続されている。

次にその動作を説明する。

検出器ｉ２１１Ｔ３、被検出物の有無に応じて論理レベ
ルの「１」又は「０」を出力するので、各論理レベル毎
にその動作を説明する。

（１）　検出回路（２）の出力がｒＬＩＪの場合；４　
この場合は、抵抗（Ｒ１）へは電流が流れず、従ってト
ランジスタ（ＱＩ）のベースへも電流が流れない。この
ため、トランジスタ（Ｑｌ）はオフ状態となシ、負荷（
ＰＬ）には電流が流れない。すなわち、検出回路（２１
の出力がＵｏゴの状態が示されることになる。

（２）　検出回路（２）の出力が「１」で、負荷の電流
が定格電流の場合；この場合は、検出回路（２）の出力端子から、抵抗（Ｒ
ｓ）を介してトランジスタ（ＱＩ）のベースＫＭｔ、流
が流れるので、トランジスタ（Ｑｌ）ｈオン状態になる
。このため、負荷（ＰＬ　）に電流が流れる。このとき
、抵抗（Ｒ３）は、定格電流が流れたときのその両端の
電圧がトランジスタのベース・エミッタ電圧（以下ＶＩ
Ｅという）よシ低い値になるように設定されているもの
とする。

従って、トランジスタ（Ｑｓ）のｖｎｇと抵抗（Ｒ３）
の両端電圧との和（以下ｅｌという）は、（２・Ｖｎｇ
　）より低い値となる。（、）なみに、抵抗（Ｒ４）の
両端電圧を（ｅ２）とする。

ここで、トランジスタ（Ｑｓ）のコレクタ・エミッタ間
電圧は（ｅｌ）であシ、そして、トランジスタ（Ｑｓ）
のベースに電流が流れるためには、（ｅｌ）がトランジ
スタ（Ｑ寓）、　（Ｑｓ）のＶＢＨの、和（２・ＶＢＥ
　）よル高い電圧になら々ければならない。今、ｅｌ（
２・ＶＢＥであるから、トランジスタ（Ｑり、（Ｑｓ）
のベースには電流が流れない。このため、トランジスタ
（Ｑｓ）はオフ状陣であり、コンデンサ０も充電されて
いない。

（３）　検出回路（２）の出力が「１」で、負荷の電流
が堝電流の場合；前記（２）の状態から、負荷電流が増加して過電流にな
ると、抵抗（Ｒ３）の両端電圧が増加し、（ｅ、　）が
（２・Ｖｎｇ　）以上になると、トランジスタ（ＱＩ）
、　（Ｑｓ）のベースに電流が流れ、これらのトランジ
スタはオン状態になる。このときのトランジスタ（Ｑｌ
）のベース電位（Ｖｔ）を（Ｖｈ）とすると、コンデン
サＣ）には（Ｖｈ　−Ｖｎｇ　）の電圧が印加されて充
電が行なわれる。従って、前記（２）項において、抵抗
（Ｒ＋）に流れていた電流が全てトランジスタ（Ｑｔ）
のベースに流れていたものが、トランジスタ（ＱＩ）の
ベースにも流れ、トランジスタ（Ｑｌ）のベース電流は
減少する。従って、トランジスタ（ＱＩ）のコレクタ・
エミッタに流れる電流（負荷電流）も減少し、（ｅ＋）
及び　（ｅ２）の電圧も下がり、ベース電位（Ｖｔ）も
低電位ＣＶｔ）になる。しかし、ベース電位（Ｖｔ　）
が下がっても、コンデンサｅ）には（ｖｈ　−ＶＢＥ）
の高電位が充電されているので、このコンデンサ（Ｃ）
からトランジスタ（Ｑｓ）にベース電流が供給され、ト
ランジスタ（Ｑｓ）は完全にオン状態となり抵抗（Ｒ＋
）に流れていた電流は全てトランジスタ（０，）側に流
れ、トランジスタ（Ｑｌ）はオン状態１（なる。これに
より負荷（ＰＬ）には電流が流れなくなる。なお、この
とき、ベース電位（Ｖｔ）は乍代位（Ｖｔ）となってお
り、コンデンサ０よシ低電位になっているが、トランジ
スタ（Ｑりのコレクタ・エミンタによりその逆流が防止
されている。従って、このｉ・ランジスタ（Ｑ２）はダ
イオードで檻゛き換えてもよい。そして、このトランジ
スタ（Ｑｌ）のオフ時間１・才、コンデンサ（Ｃ）と抵
抗（＆）、（Ｒ４）の特定数に比例した時間となる。

コンデンサ（Ｃ）が於重し終わると、コンデンサ０は低
電位になり、トランジスタ（Ｑｓ）にベース電６ＩＣを
供給することができなくなる。このため、トランジスタ
（Ｑｓ）は再ひオフ状態になり、トランジスタ（ＱＩ　
）がオン状態になる。このとき負荷電流が５１！１電流
状ドであると、再び（ｅ＋）が（２・Ｖｎａ）以上にな
り、前記の様にトランジスタ（Ｑｌ）がオフ状Ｐ＋目に
なシ、再び上述の動作をくり返す。トランジスタ（Ｑり
がオン状態になっている時間シ：１、コンデンサ（Ｃ）
に充電電流が！ｊｉｉ：れ始めてからトランジスタ（Ｑ
ｓ）のベースに電ｆ＋ｈ、が供給される寸での時間であ
シ、コンデンサＣ）と抵抗（Ｒ＋）の時定数に比例した
時間と々ろ。

従って、抵抗（Ｒ＋）、（動）、（Ｒ４）及びコンデン
サ（Ｃ）の値を適当に選択することにより、第２　Ｊ’
Ｘ＋に示すように、１ｆＱＮ、流時におけるトランジス
タ（ＱＩ）のオフ時間を長く、オン時間を知（Ｊること
かできる。なお、第２図のＶｒＩｉトランジスタ（ＱＩ
）のコレクタ電位を示すものとする。また、鍋電ｉｉ、
ｉ　＋１、流から定格電流にイｖ帰し／こす５合は、そ
の時点から（ｅ＋）の値が（２・ＶＢＥ）以１になる７
γめ、定格電流時の動作に自＋ｌｌｌ的に復帰する。

なお、上述の実施例Ｑオトランジスタ（てＮ　Ｐ　Ｎ型
を月１いた例でま）るが、第６図に示すように、ＰＮＰ
型ｏ　トラ：ｙ　シスタ（Ｑ（Ｌ　（Ｑ、、’）＋　（
Ｑ＜　）　ヲ用イても回梯に本発明を各易に措゛成し・
ｒ（）る。さらに、出力回路の半樽体夛介は、トランジ
スタカＱｊでなく、ザイリスタをも用いることかできる
。ザイリスタ（ＳＣＲ）’５ｒ出いた例；を小４１ツ１
に示ず。同図Ｋ　オイテ、（Ｓ　ｔ　）　ｕ　ｆｔｔ’
ｌ　ｆｉｌ　４’ｔＪ　号、（Ｊｊ）ＩＢ整ｒａｆｔ、
”ｄ％　、Ｅ　（ｆｌは交流電源である。過負荷電流が
流れだときｔ′ｉ、第１１シ１に示した回路と同様に昨
月１することはいうまでもない。

ル上の説明から明らかなように、木ざｔ明に係る装置は
、出力回路の半導体素子が溝型ｂｉ１、時に完全にオン
又は吋７状態を示すため、発熱量が少なく、比較的許容
４Ｂ失の小さい小形、低価格の素子を使用できると共に
、長時間の旬絡保睦に耐えられるものである。また、回
路摺成力呵γ・１１単で部品点数が少なく、ＮＰＮ出力
回路とＰＮＰ出力回路とを簡単にｌｊｆき換えることが
できる。

【図面の簡単な説明】

第１同第１図１明の一実施例にイ（る出力回路の保ｉＶ
！姉値のブロック図、第２図０１第１１ヴ１の共１ｉＪ
、ｌの動作のタイムチャート、第６図及び第４図Ｃそｉ
シそれ本発明の他の実施例にイ午る出力回路の保時装置
ｔｆのブロック図Ｔ゛ある。（１）・・・検出コイル、（２）・・・琴４［・回路・
検出回路、（３）・・・出力回路、　（４）・・・保傳
回路、。

Claims

【特許請求の範囲】

制御（Ｕ号に基づいて負荷を駆動する半導体素子と、負
荷ｔ［１：流を検出して計電流がＰｈｆ定電流以上にな
つゾことき、前記半導体素子を周期的にオン・オフ制御
する検層回路とを備えたことを特徴とする出力回路の保
詐装習。