JPS6032594A - Ｐｗｍアンプ - Google Patents
ＰｗｍアンプInfo
- Publication number
- JPS6032594A JPS6032594A JP58139433A JP13943383A JPS6032594A JP S6032594 A JPS6032594 A JP S6032594A JP 58139433 A JP58139433 A JP 58139433A JP 13943383 A JP13943383 A JP 13943383A JP S6032594 A JPS6032594 A JP S6032594A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- circuit
- transistors
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はサーボモータを駆動するＰＷＭ（ＰＵＬＳＥＷ
ＩＤＴ１■ＭＯＤＵＬＡＴＯＲ）アンプに関するもので
あり、更に詳しくは最終出力用トランジスタのスイッチ
ングによる無駄時間の影響を最小にし、かつディジタル
コントロールを容易にしたＰＷＭアンプに関する。
ＩＤＴ１■ＭＯＤＵＬＡＴＯＲ）アンプに関するもので
あり、更に詳しくは最終出力用トランジスタのスイッチ
ングによる無駄時間の影響を最小にし、かつディジタル
コントロールを容易にしたＰＷＭアンプに関する。
サーボモータを駆動するものとしてＰ Ｖ、Ｉ Ｍアン
プがあるＯＰＷＭアンプは、ゲートのオンオフ時間が一
般のトランジスタと比べて早いＦＥＴなどのトランジス
タを用い、サーボモータを従来のトランジスタの比例的
な増幅機能ではなく、ゲートのオン・オフ時間の割合で
コントロールする、つまり細かくオニ／・オフをくり返
しその積分的な平均出力で１ノーボモータのノくワーヲ
コントロールするものである。この様なＰＷＭアンプの
特徴として、トランジスタの熱損失が少なく効率的な駆
動ができることがある◇第１図は従来のＰ Ｗ Ｒ４ア
ンプの一例を示す図であり、三角波発生回路１から出力
される三角波とエラーアンプ２を介して出力される外部
信号とを加算器３で加算し、その出力をコンパレータ４
，５で基準風圧＋ＶＴ ＋ ’ＶＴと比較することによ
り、ＴＲ１〜ＴＲ４のオン・オフを制御して、出力Ａ、
Ｂを得るものである。第２図１は第１図に示すＰ Ｗ
Ｍアンプの動作を示す波形図で・あり、そのうち第２図
（ａ） 、 （ｂ） 、 （Ｃ）は三角波の振幅が２■
１・よりも小さいデッドバンドオペレージ−１７（ＤＥ
ＡＤＩ３ＡＮＤ ０ＰＥＲＡ’ｒＩＯＮ）を示し第２図
（ｅ） 、 （ｆ） 、 （ｇ）は三角波の振幅が２Ｖ
Ｔよりも大キイノンデッドバンド十ペレーション（ＮＯ
ＮＩＪＥＡＩ）ＢＡＮＩ）ＯＰＥＲＡＴＩＯＮ ）を示
しテイル。
プがあるＯＰＷＭアンプは、ゲートのオンオフ時間が一
般のトランジスタと比べて早いＦＥＴなどのトランジス
タを用い、サーボモータを従来のトランジスタの比例的
な増幅機能ではなく、ゲートのオン・オフ時間の割合で
コントロールする、つまり細かくオニ／・オフをくり返
しその積分的な平均出力で１ノーボモータのノくワーヲ
コントロールするものである。この様なＰＷＭアンプの
特徴として、トランジスタの熱損失が少なく効率的な駆
動ができることがある◇第１図は従来のＰ Ｗ Ｒ４ア
ンプの一例を示す図であり、三角波発生回路１から出力
される三角波とエラーアンプ２を介して出力される外部
信号とを加算器３で加算し、その出力をコンパレータ４
，５で基準風圧＋ＶＴ ＋ ’ＶＴと比較することによ
り、ＴＲ１〜ＴＲ４のオン・オフを制御して、出力Ａ、
Ｂを得るものである。第２図１は第１図に示すＰ Ｗ
Ｍアンプの動作を示す波形図で・あり、そのうち第２図
（ａ） 、 （ｂ） 、 （Ｃ）は三角波の振幅が２■
１・よりも小さいデッドバンドオペレージ−１７（ＤＥ
ＡＤＩ３ＡＮＤ ０ＰＥＲＡ’ｒＩＯＮ）を示し第２図
（ｅ） 、 （ｆ） 、 （ｇ）は三角波の振幅が２Ｖ
Ｔよりも大キイノンデッドバンド十ペレーション（ＮＯ
ＮＩＪＥＡＩ）ＢＡＮＩ）ＯＰＥＲＡＴＩＯＮ ）を示
しテイル。
そして、第２図（ａ） 、 （ｄ）はエラーアンプ２の
出力が零のときの動作を示し、第２図（ｂ） 、 （ｅ
）はエラーアンプ２の出力がプラスの場合の動作を示し
叱２図（ｅ） 、 （ｆ）はエラーアンプ２の出力がマ
イナスの場合の動作を示している。第３図は第１図に示
すＰＷＭアンプの出力Ａ、Ｂｉ用いるサーボモータＭの
ドライバ回路の一例を示す図である。出力ＡはＮＰＮ形
トランジスタＴＲ５とＰ Ｎ Ｐ形トランジスタＴＲ６
のベースに入力され、出力ＢはＮＰＮ形トランジスタＴ
Ｒ７とＰＮＰ形トランジスタＴ Ｒ８のベースに入力
されている。そして、トランジスタＴＲ５→サーボモー
タＭ→トランジスタＴＲ８、又はトランジスタＴＲ７→
サーボモータＭ→トランジスタＴＲ６の経路でサーボモ
ータＭに電力が供給される。第３図に示すドライバ回路
において、出力Ａ、Ｂのターンオフ時間がトランジスタ
ｉ’ Ｒ５−ＴＲ８のゲートオフ時間より長い場合には
トランジスタＴＲ５，ＴＲ６同志及びトランジスタＴＲ
７，ＴＲ８同志がショートすることはなく、トランジス
タＴＲ５〜ＴＲ８が破壊されることはない。しかし、こ
のドライバ回路を第５図に示す様に４つのＮＰＮ形トラ
ンジスタだけで構成することはできない。仮にトランジ
スタＴＲ６，ＴＲ８をＮＰＮ形トランジスタに置換する
とすれば、第１図におけるコンパレータ４．５の出力信
号の様に、互いに逆転した信号を作り、それをＮＰＮ形
トランジスタＴＲ５゜ＴＲ６及びＮＰＮ形トランジスタ
Ｔ Ｒ７、ＴＲ８のベースに入力する必要がある。従っ
て、ドライバ回路をＮＰＮ形トランジスタを用いて構成
する場合には、第１図に示すＰＷＭアンプは使用できな
いことになる。
出力が零のときの動作を示し、第２図（ｂ） 、 （ｅ
）はエラーアンプ２の出力がプラスの場合の動作を示し
叱２図（ｅ） 、 （ｆ）はエラーアンプ２の出力がマ
イナスの場合の動作を示している。第３図は第１図に示
すＰＷＭアンプの出力Ａ、Ｂｉ用いるサーボモータＭの
ドライバ回路の一例を示す図である。出力ＡはＮＰＮ形
トランジスタＴＲ５とＰ Ｎ Ｐ形トランジスタＴＲ６
のベースに入力され、出力ＢはＮＰＮ形トランジスタＴ
Ｒ７とＰＮＰ形トランジスタＴ Ｒ８のベースに入力
されている。そして、トランジスタＴＲ５→サーボモー
タＭ→トランジスタＴＲ８、又はトランジスタＴＲ７→
サーボモータＭ→トランジスタＴＲ６の経路でサーボモ
ータＭに電力が供給される。第３図に示すドライバ回路
において、出力Ａ、Ｂのターンオフ時間がトランジスタ
ｉ’ Ｒ５−ＴＲ８のゲートオフ時間より長い場合には
トランジスタＴＲ５，ＴＲ６同志及びトランジスタＴＲ
７，ＴＲ８同志がショートすることはなく、トランジス
タＴＲ５〜ＴＲ８が破壊されることはない。しかし、こ
のドライバ回路を第５図に示す様に４つのＮＰＮ形トラ
ンジスタだけで構成することはできない。仮にトランジ
スタＴＲ６，ＴＲ８をＮＰＮ形トランジスタに置換する
とすれば、第１図におけるコンパレータ４．５の出力信
号の様に、互いに逆転した信号を作り、それをＮＰＮ形
トランジスタＴＲ５゜ＴＲ６及びＮＰＮ形トランジスタ
Ｔ Ｒ７、ＴＲ８のベースに入力する必要がある。従っ
て、ドライバ回路をＮＰＮ形トランジスタを用いて構成
する場合には、第１図に示すＰＷＭアンプは使用できな
いことになる。
ここで、ＮＰＮ形トランジスタにこだわるのは通常ＮＰ
Ｎ形トランジスタの種類が多く、大量容のものが入手で
きるためである。そこで、第４図に示す様なＰ、ＷＭア
ンプを考え、その出力Ａ、、Ｂ、Ｃ，Ｄを第５図に示す
ドライバ回路（ＮＰＮ形トランジスタＴＲ９〜Ｔ Ｒ１
１で構成されている）のトランジスタＴＲ９〜Ｔ Ｒ１
２のベースに入力するものを考案した。第４図に示すＰ
ＷＭアンプは、三角波発生回路１１．１２とエラーアン
プ１３とコンパレータ１４，１５とシュミットトリガ回
路１６〜１９とナンド回路２０〜２３で構成されている
。第４図のＰＷＭアンプに、抵抗Ｒ１〜Ｒ４，コンデン
サｃ１〜Ｃ４，ダイオードＤ１〜Ｄ４から成る遅れ要素
（抵抗Ｒ１とコンデンサＣ１とダイオードＤ１で一つの
遅れ要素が構成される。）が設けられているのは、第５
図に示すＮＰＮ形トランジスタＴＲ９〜ＴＲ１２は大容
量のトランジスタであり、ゲートのターンオフ時間が長
いため、切換えに無駄時間をおかないとトランジスタＴ
Ｒ９，ＴＲ１０及びトランジスタＴ Ｒ’１１ 、 Ｔ
Ｒ１２がショートして破壊されるためである。
Ｎ形トランジスタの種類が多く、大量容のものが入手で
きるためである。そこで、第４図に示す様なＰ、ＷＭア
ンプを考え、その出力Ａ、、Ｂ、Ｃ，Ｄを第５図に示す
ドライバ回路（ＮＰＮ形トランジスタＴＲ９〜Ｔ Ｒ１
１で構成されている）のトランジスタＴＲ９〜Ｔ Ｒ１
２のベースに入力するものを考案した。第４図に示すＰ
ＷＭアンプは、三角波発生回路１１．１２とエラーアン
プ１３とコンパレータ１４，１５とシュミットトリガ回
路１６〜１９とナンド回路２０〜２３で構成されている
。第４図のＰＷＭアンプに、抵抗Ｒ１〜Ｒ４，コンデン
サｃ１〜Ｃ４，ダイオードＤ１〜Ｄ４から成る遅れ要素
（抵抗Ｒ１とコンデンサＣ１とダイオードＤ１で一つの
遅れ要素が構成される。）が設けられているのは、第５
図に示すＮＰＮ形トランジスタＴＲ９〜ＴＲ１２は大容
量のトランジスタであり、ゲートのターンオフ時間が長
いため、切換えに無駄時間をおかないとトランジスタＴ
Ｒ９，ＴＲ１０及びトランジスタＴ Ｒ’１１ 、 Ｔ
Ｒ１２がショートして破壊されるためである。
しかし、第４図に示すＰＷＭアンプには次の様な欠点が
ある。即ち、今エラーアンプ１６の出力電圧ＶＰが、第
６図に示す様なプラスの値になる様に外部信号を調整し
たとする。出力電圧ＶＰがプラスであるため、出力Ｃ，
Ｄはオン・オンせず、出力りがオン状態で一定となり、
出力Ｃがオフ状態で一定となる。出力Ａ、Ｂは三角波発
生回路１１から出力される三角波に応じてオンオフをく
り返し、サーボモータＭｅコントロールする。しかし、
第６図から明らかな様にエラーアンプ１３の出力電圧Ｖ
ｐと三角波の関係では、出力Ａは時間ＴＩだけオンしな
ければならないが第４図中の遅れ要素による無駄時間に
よりオン時間Ｔ２Ｌかオンしない。これを第７図を用い
て説明する。第７図はエラーアンプ１３の出力電圧ψＰ
と出力Ａのオン時間Ｔ２の関係を示す図であり図中の両
軸は共にチで示されている。理想的には両者の関係は実
線で示す様に直線で表わされるべきであるが、第４図に
示す回路では一点鎖線で示した関係となる。これは出力
電圧ｖＰと出力Ａのオン時間が線形でないことを意味し
、制御的には重要な問題である。とくに、出力電圧■Ｐ
の低い部分で不感帯があるのは良くないことである。
ある。即ち、今エラーアンプ１６の出力電圧ＶＰが、第
６図に示す様なプラスの値になる様に外部信号を調整し
たとする。出力電圧ＶＰがプラスであるため、出力Ｃ，
Ｄはオン・オンせず、出力りがオン状態で一定となり、
出力Ｃがオフ状態で一定となる。出力Ａ、Ｂは三角波発
生回路１１から出力される三角波に応じてオンオフをく
り返し、サーボモータＭｅコントロールする。しかし、
第６図から明らかな様にエラーアンプ１３の出力電圧Ｖ
ｐと三角波の関係では、出力Ａは時間ＴＩだけオンしな
ければならないが第４図中の遅れ要素による無駄時間に
よりオン時間Ｔ２Ｌかオンしない。これを第７図を用い
て説明する。第７図はエラーアンプ１３の出力電圧ψＰ
と出力Ａのオン時間Ｔ２の関係を示す図であり図中の両
軸は共にチで示されている。理想的には両者の関係は実
線で示す様に直線で表わされるべきであるが、第４図に
示す回路では一点鎖線で示した関係となる。これは出力
電圧ｖＰと出力Ａのオン時間が線形でないことを意味し
、制御的には重要な問題である。とくに、出力電圧■Ｐ
の低い部分で不感帯があるのは良くないことである。
本発明は上記した従来技術の欠点に鑑みなされたもので
、ＰＷＭアンプの最終段の出力特性を線形にし、制御性
を向上させたＰＷＭアンプを提供することにある。
、ＰＷＭアンプの最終段の出力特性を線形にし、制御性
を向上させたＰＷＭアンプを提供することにある。
本発明のＰＷＭアンプは、設定値までパルス全周期的に
計数する同期カウンタと、ドライバ回路の４つのトラン
ジスタのオン時間を示すオン時間データとサーボモータ
の回転方向を示す方向ビットデータをランチするデータ
ラッチとデータラッチから出力されるオン時間データと
周期カウンタの計数値を比較し、オン時間データに相当
するパルス幅のパルスを出力するコンパレータト、コン
パレ〜りの出力するパルスとデータラッチの出力する方
向ビットデータを受け、方向ビットデ〜りに応じてパル
スをドライバ回路の二つのトランジスタのベースに供給
しかつ方向ビットデータが反転したときに限って一定時
間遅延して他の二つのトランジスタのベースにパルスを
切り換えて供給する切換回路とから構成されている。
計数する同期カウンタと、ドライバ回路の４つのトラン
ジスタのオン時間を示すオン時間データとサーボモータ
の回転方向を示す方向ビットデータをランチするデータ
ラッチとデータラッチから出力されるオン時間データと
周期カウンタの計数値を比較し、オン時間データに相当
するパルス幅のパルスを出力するコンパレータト、コン
パレ〜りの出力するパルスとデータラッチの出力する方
向ビットデータを受け、方向ビットデ〜りに応じてパル
スをドライバ回路の二つのトランジスタのベースに供給
しかつ方向ビットデータが反転したときに限って一定時
間遅延して他の二つのトランジスタのベースにパルスを
切り換えて供給する切換回路とから構成されている。
以下添付の図面に示す実施例により、更に詳細に本発明
について説明する。
について説明する。
第８図と第９図は本発明の一実施例を示す図であり、第
８図に示す様に、従来技術ではアナログ制御であったも
のがディジタル制御になっている。第８図において、マ
イクロコンピュータ５１からバス６２を介してデータが
データラッチ３６と周期カウンタ６４にセットされる。
８図に示す様に、従来技術ではアナログ制御であったも
のがディジタル制御になっている。第８図において、マ
イクロコンピュータ５１からバス６２を介してデータが
データラッチ３６と周期カウンタ６４にセットされる。
周期カウンタ３４には、従来技術における三角波の周期
（スイッチング周期、第６図参照）に相当するデータが
セットされる。データラッチ３３には、上記のスイッチ
ング周期よりも短いオン時間データと方向ビットデータ
がセットされる。オン時間データは第５図に示すトラン
ジスタＴＲ９〜ＴＲ１２のオン時間を示すデータであり
、方向ビットデータはサーボモータの回転方向を示すデ
ータである。周期カワンタろ４は発振器３６の出力パル
スをセットされたデータ値まで計数すると、自分で発生
するクリア信号でクリアし、再び０からかぞえ始める。
（スイッチング周期、第６図参照）に相当するデータが
セットされる。データラッチ３３には、上記のスイッチ
ング周期よりも短いオン時間データと方向ビットデータ
がセットされる。オン時間データは第５図に示すトラン
ジスタＴＲ９〜ＴＲ１２のオン時間を示すデータであり
、方向ビットデータはサーボモータの回転方向を示すデ
ータである。周期カワンタろ４は発振器３６の出力パル
スをセットされたデータ値まで計数すると、自分で発生
するクリア信号でクリアし、再び０からかぞえ始める。
コンパレータ３５は、周期カウンタろ４の計数値とデー
タラッチ３５にセットされたオン時間データとを遂次比
較し、周期カウンタ３４の計数値がデータラッチ３５の
データより大きくなったとき、出力８２をオフにする〇
これによって、第１０図に示す様にオン時間データがパ
ルス幅になるパルス信号Ｓ２が得られる。
タラッチ３５にセットされたオン時間データとを遂次比
較し、周期カウンタ３４の計数値がデータラッチ３５の
データより大きくなったとき、出力８２をオフにする〇
これによって、第１０図に示す様にオン時間データがパ
ルス幅になるパルス信号Ｓ２が得られる。
サーボモータの回転方向は、データラッチ３３にセット
されたデータの方向ビットデータにより判断され、この
方向ビットデータＳ１がデータラッテ３３から出力され
る。
されたデータの方向ビットデータにより判断され、この
方向ビットデータＳ１がデータラッテ３３から出力され
る。
上記の方向ビットデータＳ１とパルス信号Ｓ２とが、第
９図に示す切換回路で処理され、第５図のドライバ回路
を駆動する。いま、方向ビットデータＳ１がＨで右回り
を示しており、パルス信号Ｓ２が第１０図に示す様に発
生しているものとする。すると、第９図中のアンド回路
３８を介してパルス信号Ｓ２がアンド回路４０に入力さ
れ、アンド回路４０の出力はオン・オフをくり返えす。
９図に示す切換回路で処理され、第５図のドライバ回路
を駆動する。いま、方向ビットデータＳ１がＨで右回り
を示しており、パルス信号Ｓ２が第１０図に示す様に発
生しているものとする。すると、第９図中のアンド回路
３８を介してパルス信号Ｓ２がアンド回路４０に入力さ
れ、アンド回路４０の出力はオン・オフをくり返えす。
一方、アンド回路Δ１の出力は、アンド回路３９が遮断
されているため、オフ状態を保持する。尚、アンド回路
６７に入力されている信号ＥＲは非常停止用信号であり
、事故が発生すると非常停止用信号ＥＲがＬとなり、ア
ンド回路６７が遮断され、サーボモータを停止させるも
のである。
されているため、オフ状態を保持する。尚、アンド回路
６７に入力されている信号ＥＲは非常停止用信号であり
、事故が発生すると非常停止用信号ＥＲがＬとなり、ア
ンド回路６７が遮断され、サーボモータを停止させるも
のである。
第９図に示す切換回路では、第４図に示す回路に４つ設
けていた遅れ要素を２つにし、その駆動は、アンド回路
４０に付設された遅れ要素はアンド回路５９の出力でな
され、アンド回路４１に、付設された遅れ要素はアンド
回路３Ｂの出力でなされる。従って、この２つの遅れ要
素はサーボモータの回転方向を逆にするため、方向ビッ
トデータＳ１が変化したときだけ動作する。それ以外の
場合には、この遅れ要素は機能しない。
けていた遅れ要素を２つにし、その駆動は、アンド回路
４０に付設された遅れ要素はアンド回路５９の出力でな
され、アンド回路４１に、付設された遅れ要素はアンド
回路３Ｂの出力でなされる。従って、この２つの遅れ要
素はサーボモータの回転方向を逆にするため、方向ビッ
トデータＳ１が変化したときだけ動作する。それ以外の
場合には、この遅れ要素は機能しない。
例えば、方向ビットデータＳ１の反転によりアンド回路
３８と３９が反転し、具体的には、アンド回路３８が遮
断され、アンド回路６９が導通したとする。アンド回路
３８が遮断されたとき、アンド回路４０も遮断されて出
力Ｓ５が消滅し、次にアンド回路４１に付設された遅れ
要素が所定時間遅れてアンド回路４１を導通させる。従
って、それまでアンド回路′！Ｉ９の出力はアンド回路
４１から出力されないことにみる。以後は、パルス信号
Ｓ２がそのｉｔアンド回路４１の出力Ｓ４となる。
３８と３９が反転し、具体的には、アンド回路３８が遮
断され、アンド回路６９が導通したとする。アンド回路
３８が遮断されたとき、アンド回路４０も遮断されて出
力Ｓ５が消滅し、次にアンド回路４１に付設された遅れ
要素が所定時間遅れてアンド回路４１を導通させる。従
って、それまでアンド回路′！Ｉ９の出力はアンド回路
４１から出力されないことにみる。以後は、パルス信号
Ｓ２がそのｉｔアンド回路４１の出力Ｓ４となる。
第９図に示す回路と第５図に示すドラ・１７回路を結合
する場合は、出力Ｓ３を第５図のトランジスタＴＲ９，
ＴＲ１２のベースに入力し、出力Ｓ４をトランジスタ’
ｌ” ＲｌＯ，Ｔ ｇｌｌのベースに入力すれば良い。
する場合は、出力Ｓ３を第５図のトランジスタＴＲ９，
ＴＲ１２のベースに入力し、出力Ｓ４をトランジスタ’
ｌ” ＲｌＯ，Ｔ ｇｌｌのベースに入力すれば良い。
これにより、トランジスタＴ Ｒ，９、Ｔ Ｒ１２１７
）へ７と） ラ７シ、：Ｘ タＴ Ｒ１０゜ＴＲ１１の
ペアのどちらか一方だけがオン・オフし、サーボモータ
Ｍを駆動する。４つのトランジスタＴＲ９〜ＴＲ１２が
全てオフのとき、ザーポモータＭＫ流れている電流は第
５図に示す動特性の秀れたダイオードＤ１〜Ｄ４によっ
て吸収される。
）へ７と） ラ７シ、：Ｘ タＴ Ｒ１０゜ＴＲ１１の
ペアのどちらか一方だけがオン・オフし、サーボモータ
Ｍを駆動する。４つのトランジスタＴＲ９〜ＴＲ１２が
全てオフのとき、ザーポモータＭＫ流れている電流は第
５図に示す動特性の秀れたダイオードＤ１〜Ｄ４によっ
て吸収される。
本発明のＰＷＭアンプによれば、サーボモータのドライ
バ回路を構成する４つのトランジスタをＮ Ｐ Ｎ形ト
ランジスタと１２だ鰐１合、この４つのＮＰＮ形トラン
ジスタのオン・オフ時間を制御する指令値（データラッ
チにラッチされるデータ）とオン・オフ時間の関係を線
形にすることができる。従って、上記指令値が小さい場
合でも、オン・オフ時間が正確に制御され、下愚帯がな
いという効果がある。
バ回路を構成する４つのトランジスタをＮ Ｐ Ｎ形ト
ランジスタと１２だ鰐１合、この４つのＮＰＮ形トラン
ジスタのオン・オフ時間を制御する指令値（データラッ
チにラッチされるデータ）とオン・オフ時間の関係を線
形にすることができる。従って、上記指令値が小さい場
合でも、オン・オフ時間が正確に制御され、下愚帯がな
いという効果がある。
また、回路をディジタル化したため、スイッチング周期
を自由に設定でき、高分解の指令ができる効果がある。
を自由に設定でき、高分解の指令ができる効果がある。
第１図は従来のｐＷＭアンプの第１の例を示す回路図、
第２図は第１図に示すＰＷＭアンプの動作を示す波形図
、第３図はサーボモータのドライバ回路、第４図は従来
のＰＷＭアンプの第２の例を示す回路図、第５図はサー
ボモータのドライバ回路、第６図は第４図に示すｉ−’
Ｗ Ｍアンプの動作を示す波形図、第７図は第４図に
示すエラーアンプの出力Ｘｒｐとナンド回路の出力Ａの
オン時間Ｔ２の関係を示す図、第８図１９図は本発明の
Ｐ込ｒｂｘアンプの一実施例を示す図、第１０図は第８
図に示す回路の動作を示す波形図である。 １．１１．１２・・・三角波発生回路 ２．１６・・・エラーアンプ ４、５，１４，１５．５５・・・コンパレータ２０〜２
３・・・ナンド回路 ５１・・・マイクロコンピュータ ロ３・・・データラッチ ６４・・・周期カウンタ６７
〜４ドア：／ド回路 Ｍ・・サーボモータＴ Ｆ、 １
＝Ｔ Ｒ１２・・・トランジスタ第４目 再 Ａ７Ｑ−。 １５図 第６図 哨７Ｉ￥］ 第８図 哨ｑ区 ｄｎ
第２図は第１図に示すＰＷＭアンプの動作を示す波形図
、第３図はサーボモータのドライバ回路、第４図は従来
のＰＷＭアンプの第２の例を示す回路図、第５図はサー
ボモータのドライバ回路、第６図は第４図に示すｉ−’
Ｗ Ｍアンプの動作を示す波形図、第７図は第４図に
示すエラーアンプの出力Ｘｒｐとナンド回路の出力Ａの
オン時間Ｔ２の関係を示す図、第８図１９図は本発明の
Ｐ込ｒｂｘアンプの一実施例を示す図、第１０図は第８
図に示す回路の動作を示す波形図である。 １．１１．１２・・・三角波発生回路 ２．１６・・・エラーアンプ ４、５，１４，１５．５５・・・コンパレータ２０〜２
３・・・ナンド回路 ５１・・・マイクロコンピュータ ロ３・・・データラッチ ６４・・・周期カウンタ６７
〜４ドア：／ド回路 Ｍ・・サーボモータＴ Ｆ、 １
＝Ｔ Ｒ１２・・・トランジスタ第４目 再 Ａ７Ｑ−。 １５図 第６図 哨７Ｉ￥］ 第８図 哨ｑ区 ｄｎ
Claims (1)
- （１）設定値までパルスを周期的に計数する同期カウン
タと、ドライバ回路の４つのトランジスタのオン時間を
示すオン時間データとサーボモータの回転方向を示す方
向ビットデータをラッチするデータラッチと、データラ
ッチから出力されるオン時間データと周期カウンタの計
数値を田麩し、オン時間データに相当するパルス幅のパ
ルスを出力するコンパレータと、コンパレータの出力す
るパルスとデータラッチの出力する方向ビットデータを
受けパルスヲ方向ビットデータに応じてドライバ回路の
二つのトランジスタのペースに供給シかつ方向ビットデ
ータが反転したときに限って、一定時間遅延して他の二
つのトランジスタのベースにパルスを切り換えて供給す
る切換回路とから構成されていることを特徴とするＰＷ
Ｍアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139433A JPS6032594A (ja) | 1983-08-01 | 1983-08-01 | Ｐｗｍアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139433A JPS6032594A (ja) | 1983-08-01 | 1983-08-01 | Ｐｗｍアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032594A true JPS6032594A (ja) | 1985-02-19 |
Family
ID=15245077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139433A Pending JPS6032594A (ja) | 1983-08-01 | 1983-08-01 | Ｐｗｍアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032594A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6244692U (ja) * | 1985-09-03 | 1987-03-18 | ||
| JPS6335186A (ja) * | 1986-07-29 | 1988-02-15 | Ricoh Co Ltd | 直流モ−タのパルス幅変調制御方式 |
| JPH02503741A (ja) * | 1988-03-25 | 1990-11-01 | エヌシーアール インターナショナル インコーポレイテッド | デイジタル・モータ制御システム |
| JPH04156286A (ja) * | 1990-10-17 | 1992-05-28 | Nec Corp | マイクロコンピュータ |
| CN102158207A (zh) * | 2011-04-12 | 2011-08-17 | 广州金升阳科技有限公司 | 开关晶体管驱动信号的脉冲调制方法及脉冲调制电路 |
| WO2022111772A1 (de) * | 2020-11-25 | 2022-06-02 | Conti Temic Microelectronic Gmbh | Verfahren zum betreiben eines gleichstrommotors |
-
1983
- 1983-08-01 JP JP58139433A patent/JPS6032594A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6244692U (ja) * | 1985-09-03 | 1987-03-18 | ||
| JPS6335186A (ja) * | 1986-07-29 | 1988-02-15 | Ricoh Co Ltd | 直流モ−タのパルス幅変調制御方式 |
| JPH02503741A (ja) * | 1988-03-25 | 1990-11-01 | エヌシーアール インターナショナル インコーポレイテッド | デイジタル・モータ制御システム |
| JPH04156286A (ja) * | 1990-10-17 | 1992-05-28 | Nec Corp | マイクロコンピュータ |
| CN102158207A (zh) * | 2011-04-12 | 2011-08-17 | 广州金升阳科技有限公司 | 开关晶体管驱动信号的脉冲调制方法及脉冲调制电路 |
| WO2022111772A1 (de) * | 2020-11-25 | 2022-06-02 | Conti Temic Microelectronic Gmbh | Verfahren zum betreiben eines gleichstrommotors |
| US12261564B2 (en) | 2020-11-25 | 2025-03-25 | Conti Temic Microelectronic Gmbh | Method for operating a DC motor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6032594A (ja) | Ｐｗｍアンプ | |
| US3963946A (en) | Driver circuit for step motor | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPH03183379A (ja) | 超音波モータ駆動回路 | |
| JPS6331205A (ja) | 差動増幅回路 | |
| US4560938A (en) | Fail-passive driver circuit | |
| JPH0555900A (ja) | レベル変換回路 | |
| JPH035160B2 (ja) | ||
| JPH0964747A (ja) | Ｄ／ａ変換インターフェース | |
| JPS6395886A (ja) | パルス幅変調信号による負荷駆動回路 | |
| JP2731057B2 (ja) | コンパレータ | |
| JPS5912641Y2 (ja) | サ−ボ機構 | |
| JPS6348992Y2 (ja) | ||
| JPH0127308Y2 (ja) | ||
| JPH04145891A (ja) | モータの制御装置 | |
| JPS6025400U (ja) | ステップモ−タの駆動回路 | |
| JPS63221709A (ja) | 微分パルス発生回路 | |
| JPS6188787A (ja) | パルス幅変調駆動回路 | |
| JPS585028A (ja) | レベル変換回路 | |
| JPS62230219A (ja) | 小振幅信号出力回路 | |
| JPS61100019A (ja) | 増幅器 | |
| JPS60163829U (ja) | 半導体回路 | |
| JPS6028779A (ja) | インバ−タ回路 | |
| JPS60117970A (ja) | クランプ回路 | |
| JPH03178218A (ja) | 出力バッファ回路およびそれを用いた発振回路 |