JPS6032915B2 - 読み出し専用メモリ− - Google Patents
読み出し専用メモリ−Info
- Publication number
- JPS6032915B2 JPS6032915B2 JP53066555A JP6655578A JPS6032915B2 JP S6032915 B2 JPS6032915 B2 JP S6032915B2 JP 53066555 A JP53066555 A JP 53066555A JP 6655578 A JP6655578 A JP 6655578A JP S6032915 B2 JPS6032915 B2 JP S6032915B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- memory
- output signal
- type
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 description 6
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は、読み出し専用メモリーに関し特に、論理デー
タ‐「１」，「０」の記憶方式に関する。
タ‐「１」，「０」の記憶方式に関する。
本発明は、消費電力の少ない読み出し専用メモリーを提
供する事にあり、又他の目的は、複雑な制御信号を必要
としない方式を提供する事にある。従来、読み出し専用
メモリーとして、ＭＯＳ電界効果トランジスタをメモリ
ーセルとして用いたものがあったが、Ｐ型或いはＮ型Ｍ
ＯＳ電界効果トランジスタが形成されているか、いない
かによって、論理レベルの「１」，「０」を記憶させて
いるものであった。
供する事にあり、又他の目的は、複雑な制御信号を必要
としない方式を提供する事にある。従来、読み出し専用
メモリーとして、ＭＯＳ電界効果トランジスタをメモリ
ーセルとして用いたものがあったが、Ｐ型或いはＮ型Ｍ
ＯＳ電界効果トランジスタが形成されているか、いない
かによって、論理レベルの「１」，「０」を記憶させて
いるものであった。
具体的に、Ｐ型ＭＯＳ電界効果トランジスタをメモリー
セルに用いた読み出し専用メモリーを第１図に示す。１
，２，３，４がアドレス選択線、５，６が制御信号入力
線、７，８，９は出力信号線である。
セルに用いた読み出し専用メモリーを第１図に示す。１
，２，３，４がアドレス選択線、５，６が制御信号入力
線、７，８，９は出力信号線である。
制御信号入力線５，６に論理レベル「１」を加えると、
出力信号線７，８，９の寄生容量の重荷は、放電され、
全てが「０」となる。そして制御信号入力線５，６が「
０」と時に、アドレス選択線の２だけが選択されて「０
」が加えられ、その他１，３，４に「１」が与えられる
と、アドレス選択線２にゲートが接続されているＰ型ト
ランジスタが導通状態となり、出力信号線７，９の寄生
容量が充電され「１」が出力される。出力信号線８の寄
生容量はＰ型トランジスタが形成されていないので、そ
の時は充電される事なく「０」を出力する。これによっ
て記憶されている内容が読み出されていた。しかしこの
構成方式では、毎回、データ一を読み出す前に制御信号
入力線５，６に論理レベル「１」を与えて、出力信号線
の寄生容量を放電させなければならないので、そのため
の制御信号を形成しなければならず、又、消費電力も多
くなってしまう。本発明は、これらの点に鑑みて改良し
たものであり、その一例を第２図に示す。
出力信号線７，８，９の寄生容量の重荷は、放電され、
全てが「０」となる。そして制御信号入力線５，６が「
０」と時に、アドレス選択線の２だけが選択されて「０
」が加えられ、その他１，３，４に「１」が与えられる
と、アドレス選択線２にゲートが接続されているＰ型ト
ランジスタが導通状態となり、出力信号線７，９の寄生
容量が充電され「１」が出力される。出力信号線８の寄
生容量はＰ型トランジスタが形成されていないので、そ
の時は充電される事なく「０」を出力する。これによっ
て記憶されている内容が読み出されていた。しかしこの
構成方式では、毎回、データ一を読み出す前に制御信号
入力線５，６に論理レベル「１」を与えて、出力信号線
の寄生容量を放電させなければならないので、そのため
の制御信号を形成しなければならず、又、消費電力も多
くなってしまう。本発明は、これらの点に鑑みて改良し
たものであり、その一例を第２図に示す。
１０，１１，１２はアドレス選択線であり、１３，１４
，１５は出力信号線である。
，１５は出力信号線である。
この実施例では、論理レベル「１」を記憶させる時はＰ
型ＭＯＳ電解効果トランジスタ、「０」を記憶させる時
はＮ型ＭＯＳ電界効果トランジスタを形成してある。
型ＭＯＳ電解効果トランジスタ、「０」を記憶させる時
はＮ型ＭＯＳ電界効果トランジスタを形成してある。
例えば、アドレス選択線１０に論理レベル「１」を与え
て選択すると、（他のトランジスタ選択線は「０」を与
えておく）トランジスタ選択線１０１こよって、ゲート
電位が決定されるＰ及びＮ型トランジスター６，１７，
１８が導通して、出力信号線１３，１４，１５は、「１
００」となる。
て選択すると、（他のトランジスタ選択線は「０」を与
えておく）トランジスタ選択線１０１こよって、ゲート
電位が決定されるＰ及びＮ型トランジスター６，１７，
１８が導通して、出力信号線１３，１４，１５は、「１
００」となる。
アドレス選択線１１を選択すると「０００」、１２を選
択すると「１１１」が読みだされる事になる。以上説明
したように、第２図に示す方式では、読み出す前に出力
信号線の寄生容量の電荷放電させる必要はなく、アドレ
ス信号を与えるだけで、データ−を読み出す事ができ、
又、出力信号線の寄生容量の電荷を放電させる事が必要
でない事から、そのための消費電力は、少なくする事が
できるのである。このように本発明を採用すれば、読み
出し専用メモリーのための複雑な制御信号を必要とせず
、消費電力が少ないという事は、小型携帯機器等にとっ
て、大きな効果をもたらすのである。
択すると「１１１」が読みだされる事になる。以上説明
したように、第２図に示す方式では、読み出す前に出力
信号線の寄生容量の電荷放電させる必要はなく、アドレ
ス信号を与えるだけで、データ−を読み出す事ができ、
又、出力信号線の寄生容量の電荷を放電させる事が必要
でない事から、そのための消費電力は、少なくする事が
できるのである。このように本発明を採用すれば、読み
出し専用メモリーのための複雑な制御信号を必要とせず
、消費電力が少ないという事は、小型携帯機器等にとっ
て、大きな効果をもたらすのである。
第１図・・・・・・読み出し専用メモリーの従来の構成
例、第２図・・・・・・本発明による読み出し専用メモ
リ−−、１，２，３，４，１０，１１，１２……アドレ
ス選択線、５，６・・・・・・制御信号入力線、７，８
，９，１３，１４，１５・・・・・・出力信号線、１６
・・・・・・Ｐ型ＭＯＳ電界効果トランジスタ、１７，
１８・・・．・．Ｎ型ＭＯＳ電界効果トランジスタ。 多ｌ図 弟Ｚ図
例、第２図・・・・・・本発明による読み出し専用メモ
リ−−、１，２，３，４，１０，１１，１２……アドレ
ス選択線、５，６・・・・・・制御信号入力線、７，８
，９，１３，１４，１５・・・・・・出力信号線、１６
・・・・・・Ｐ型ＭＯＳ電界効果トランジスタ、１７，
１８・・・．・．Ｎ型ＭＯＳ電界効果トランジスタ。 多ｌ図 弟Ｚ図
Claims (1)
- １ 格子状に配列された読み出し専用メモリーセルに於
いて、論理データー「１」，「０」に対応してＰ型・Ｎ
型ＭＯＳ電界効果トランジスタを形成する事を特徴とす
る読み出し専用メモリー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53066555A JPS6032915B2 (ja) | 1978-06-02 | 1978-06-02 | 読み出し専用メモリ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53066555A JPS6032915B2 (ja) | 1978-06-02 | 1978-06-02 | 読み出し専用メモリ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54157446A JPS54157446A (en) | 1979-12-12 |
| JPS6032915B2 true JPS6032915B2 (ja) | 1985-07-31 |
Family
ID=13319269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53066555A Expired JPS6032915B2 (ja) | 1978-06-02 | 1978-06-02 | 読み出し専用メモリ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032915B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187997A (ja) * | 1984-03-06 | 1985-09-25 | Nec Corp | 読み出し専用メモリ |
-
1978
- 1978-06-02 JP JP53066555A patent/JPS6032915B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54157446A (en) | 1979-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5920194B2 (ja) | ダイナミツク半導体メモリ用の互換性予備電力ドライバ | |
| KR880006698A (ko) | 씨모오스 반도체 메모리장치의 입출력 회로 | |
| JPH0522316B2 (ja) | ||
| US4736343A (en) | Dynamic RAM with active pull-up circuit | |
| JPS6052519B2 (ja) | 半導体記憶装置のデコ−ダ回路 | |
| JPS5813519Y2 (ja) | 半導体記憶装置 | |
| JPS5839117A (ja) | Ｍｏｓトランジスタ駆動回路 | |
| JPS601713B2 (ja) | ダイナミックメモリ装置 | |
| JPH0666116B2 (ja) | 半導体記憶装置 | |
| JP2977576B2 (ja) | 半導体集積回路 | |
| JPH11260060A (ja) | ランダム・アクセス・メモリ | |
| JP3057751B2 (ja) | 半導体メモリ | |
| JPH0291896A (ja) | Ｍｏｓメモリー回路 | |
| JP2594652B2 (ja) | 半導体記憶回路 | |
| JPS6220637B2 (ja) | ||
| JPH0312394B2 (ja) | ||
| JPH04305890A (ja) | 半導体記憶装置 | |
| JPH038038B2 (ja) | ||
| JPS5853083A (ja) | 半導体集積回路 | |
| JPS59180889A (ja) | ダイナミツクメモリ | |
| JPS5836438B2 (ja) | 半導体記憶装置 | |
| JPS59129988A (ja) | ビツト線プリチヤ−ジ方式 | |
| JPS6448799U (ja) | ||
| JPH07182865A (ja) | 半導体記憶装置 | |
| JPS599115B2 (ja) | ハンドウタイメモリ |