JPS6033456U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6033456U
JPS6033456U JP1983125966U JP12596683U JPS6033456U JP S6033456 U JPS6033456 U JP S6033456U JP 1983125966 U JP1983125966 U JP 1983125966U JP 12596683 U JP12596683 U JP 12596683U JP S6033456 U JPS6033456 U JP S6033456U
Authority
JP
Japan
Prior art keywords
semiconductor equipment
semiconductor device
external connection
semiconductor
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1983125966U
Other languages
English (en)
Inventor
辻村 剛久
哲史 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1983125966U priority Critical patent/JPS6033456U/ja
Publication of JPS6033456U publication Critical patent/JPS6033456U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第1図は従来装置の断面図、第2図は従来装置・  を
用いて回路基板に実装した場合の要部断面図、第3図は
本考案の一実施例の半導体装置の断面  、。 図、第4図は本考案の一実施例の半導体装置に用いて回
路基板に実装した場合の要部断面図である。 図において11はセラミック基板、12は半導体素子、
13は金属細線よりなるワイヤ、14は外部接続用半田
パッド、15はキャップ、16は突起部を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体素子を収容するリードレスパッケージに設けられ
    た外部接続用半田付パッド上に半田付温度よりも高い融
    点を有する材料で形成された突起部を有してなることを
    特徴とする半導体装置。
JP1983125966U 1983-08-12 1983-08-12 半導体装置 Pending JPS6033456U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983125966U JPS6033456U (ja) 1983-08-12 1983-08-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983125966U JPS6033456U (ja) 1983-08-12 1983-08-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS6033456U true JPS6033456U (ja) 1985-03-07

Family

ID=30286595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983125966U Pending JPS6033456U (ja) 1983-08-12 1983-08-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS6033456U (ja)

Similar Documents

Publication Publication Date Title
JPS6033456U (ja) 半導体装置
JPS60106370U (ja) 外部リ−ド端子の取付構造
JPS59177949U (ja) 半導体装置
JPS59140437U (ja) 半導体素子接着用半田
JPS60106375U (ja) 外部リ−ド端子の取付構造
JPS5844871U (ja) 配線基板
JPS60124069U (ja) プリント基板
JPS61134039U (ja)
JPS614436U (ja) 半導体装置用パツケ−ジ
JPS58177947U (ja) 半導体装置
JPS6018575U (ja) プリント基板装置
JPS60149166U (ja) 混成集積回路装置
JPS588953U (ja) 半導体装置
JPS5970347U (ja) 集積回路装置
JPS6142861U (ja) 半導体装置
JPS619843U (ja) リ−ドレスチツプキヤリア
JPS6054340U (ja) 集積回路
JPS5911450U (ja) 集積回路素子の取付基板
JPS6127338U (ja) 混成集積回路装置
JPS60106350U (ja) 外部リ−ド端子の取付構造
JPS5899841U (ja) 半導体装置
JPS6054331U (ja) 半導体装置の実装基板
JPS6122380U (ja) 混成集積回路基板
JPS5858374U (ja) 印刷基板
JPS6073278U (ja) プリント配線基板装置