JPS6033743A - 入力整合回路 - Google Patents

入力整合回路

Info

Publication number
JPS6033743A
JPS6033743A JP14283183A JP14283183A JPS6033743A JP S6033743 A JPS6033743 A JP S6033743A JP 14283183 A JP14283183 A JP 14283183A JP 14283183 A JP14283183 A JP 14283183A JP S6033743 A JPS6033743 A JP S6033743A
Authority
JP
Japan
Prior art keywords
circuit
input terminal
input
matching
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14283183A
Other languages
English (en)
Other versions
JPH0129448B2 (ja
Inventor
Hideki Oto
大戸 秀起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14283183A priority Critical patent/JPS6033743A/ja
Publication of JPS6033743A publication Critical patent/JPS6033743A/ja
Publication of JPH0129448B2 publication Critical patent/JPH0129448B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えば衛星放送用SHF受信システムに利
用されるものであって屋外ユニットと屋内ユニットとの
間に設けられる入力整合回路に関する。
〔発明の技術的背景〕
一般にSHF帯受信システム、例えば衛星放送用SHF
受信システムにおいては、衛星からのSHF帯の放送信
号(11,7〜12.2 G11z )は、ノクラボラ
アンテナで受信され、アンテナに付PAの屋外ユニット
(第1のコンバータ)テUHF帯の信号(1〜1.5 
G fiz )に変換される。
このUHF帯の信号は、一般家庭の屋内ユニット(第2
のコンバータを含む)でVHF帯の定められた周波数(
例えば130MIIz)に変換される。続いて、このV
HFの信号は、FM復調回路に入力されベースバンド信
号寸たRF(i号に変換され、一般のテレビ・ジョン受
像機にて受信可能な信号となる。
第1図は上記のシステムを概略的に示すもので、1)は
ノヤラデラアンテナ、12は屋外ユニット、13は屋内
ユニットである。ここで、屋内ユニット13は、入力端
子14、増幅回路15、可変前段パントノeスフィルタ
16、混合回路17、局部発振器18、増幅回路19、
後段バンド・ぐスフイルタ20、増幅回路2ノ、出力端
子22を第2コンバータ部として有する。入力端子14
に入力したU HF帯の信号(1〜1.5 G Hz 
)は、混合回路12においてVHF帯の信号に変換され
ることになる。
ここで、端子23はコイル24を介して入力端子14に
接続されている。これは、屋内ユニット13側から屋外
ユニット12側に直流電源子Bを供給する必要があるか
らである。
このようなシステムにおいて、屋内ユニット13の入力
部では、FM信号伝送を歪なく行うだめの良好なVSW
Rが要求される。
〔背景技術の問題点〕
一般に良好なりswRを得るだめの手法としては、フィ
ルタ構成による整合回路を用いる方法、アイソレータを
用いる方法などがある。しかし、前述した第2のコンバ
ータ部のように、1〜1.5G Hzの広帯域を扱い、
しかも入力端子に直流電源を重畳させるような回路の入
力整合には次のような問題がある。
たとえば、フィルタ構成による整合回路の場合、周波数
特性を考慮すると広帯域なために多段構成になるととも
に、人力部に短絡スタブを構成できない。また減衰器を
挿入する際も直流電圧が重畳するため直流阻止コンデン
サが余分に必要となる。次にアイソレータを用いるにし
ても、広帯域用のものが必要となり民生用としては高価
になりすぎるという問題がある。
〔発明の目的〕
この発明は上記の事情に対処すべくなされたもので、簡
単な回路構成で広帯域にわたる入力整合回路を提供する
ことを目的とするものである。
〔発明の概要〕
この発明においては、入力インピーダンスに整合した抵
抗と直流阻止コンデンサを直列にし、この直列回路と並
列にコンデンサとコイルの直列回路を接続するものであ
る。
〔発明の実施例〕
以下この発明の実施例を図面を参照して説明する。
第2図はこの発明による入力整合回路であり、第1図で
説明した第2コンバータの前段に適用したものである。
第2図において入力端子14には、UHF帯の信号(1
〜1.5GI]z)が入力される。入力端子14は、コ
イル32を介して屋外ユニット電源用入力端子3ノに接
続されるとともに、整合抵抗33、整合用コンデンサ3
5の一方の端子に接続される本実施例の場合、入力イン
ピーダンスが750であるので、抵抗33の値は75Ω
に選定される。整合抵抗33の他端は、直流阻止コンデ
ンサ34を介して、また整合コンデンサ35の他端はコ
イル36を介してトランジスタ37のペースに接続され
る。つまり、この整合部の後段には、トランジスタ増幅
回路が接続されている。
ここで、入力周波数は、1〜1.5 G Ilzである
ので、周波数特性設定回路を構成するコンデンサ35と
コイル36の値は、上限周波数1.5 G llzをf
として R;入力インピーダンス に:o、5〜0.7 なるコンデンサ35の値C35、コイル36の値L86
を用いれば良い。本実施例では、C3,−1,5ppl
 。
I、3.=4yIHを採用している。
次に、後段には、トランジスタ増幅器が構成されている
。
38は電源供給端子であり、ここの電源は抵抗39.4
0により分圧され、その分圧電圧は、コイル41を介し
てトランジスタ37のペースバイアスとなる。また、電
源は、抵抗43、コイル44を介してトランジスタ37
のコレクタにも供給され駆動電源として作用する。トラ
ンジスタ37のエミッタは、エミッタ抵抗46を介して
接地される。そして、出力は、トランジスタ37のコレ
クタから結合コンデンサ48、出力整合用コンデンサ5
0を介して出力端子49に導出される。なおコンデンサ
42,45.47は、交流ハイノ?スコンデンサである
。
トランジスタ37のペースに接続されたコイル41は、
利得補1F用であり、その条件としては、(1) (2
)式と同じように で計算される値のインダクタンスを用いれば良い。
上記のように構成された入力整合回路によると、vsw
Rが非常に良好で、周波数に対して平坦な特性の増幅回
路を実現できた。第3図は、第2図の回路の通過特性と
反射特性を示している。
VSWRは反射損失7’ (dB) とすると、であら
れされ、第3図からVSWRは1.07〜1.22と読
みとれる。第3図のように反射損失の曲線Aは広帯域に
わたって変化が少ない。
上記実施例において、コイル36は、コンデンサ35の
リードインダクタンスで代替される。
またノ母ターンインダクタンスで代替することも可能で
ある。
〔発明の効果〕
以上説明したようにこの発明によると広帯域に整合し、
しかも少ない部品数で良好なVSWRが得られ、かつ広
帯域にわたって利得が平坦な増幅回路も容易に実現でき
る入力整合回路を提供できる。
【図面の簡単な説明】
第1図は衛星放送用S f(F受信システムを示す図、
第2図はこの発明の一実施例を示す回路図、第3図は本
実施例における実測値を示すグラフである。 14・・・入力端子、31・・・電源用入力端子、32
・・・コイル、33・・・整合抵抗、34・・・直流阻
止コンデンサ、35・・・整合用コンデンサ、36・・
・コイル、37・・・トランジスタ。

Claims (1)

  1. 【特許請求の範囲】 入力端子に出力信号を導入する外部回路に対して前記入
    力端子を介して直流電源を供給するために、前記入力端
    子にコイルを介して接続された電源入力端子と、 前記入力端子と増幅回路入力部間に直列に接続された整
    合抵抗及び直流阻止コンデンサと、前記整合抵抗と直流
    阻止コンデンサの直列接続に対して並列に接続されたコ
    ンデンサとインダクタによる周波数特性設定回路とを具
    備したことを特徴とする入力整合回路。
JP14283183A 1983-08-04 1983-08-04 入力整合回路 Granted JPS6033743A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14283183A JPS6033743A (ja) 1983-08-04 1983-08-04 入力整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14283183A JPS6033743A (ja) 1983-08-04 1983-08-04 入力整合回路

Publications (2)

Publication Number Publication Date
JPS6033743A true JPS6033743A (ja) 1985-02-21
JPH0129448B2 JPH0129448B2 (ja) 1989-06-12

Family

ID=15324627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14283183A Granted JPS6033743A (ja) 1983-08-04 1983-08-04 入力整合回路

Country Status (1)

Country Link
JP (1) JPS6033743A (ja)

Also Published As

Publication number Publication date
JPH0129448B2 (ja) 1989-06-12

Similar Documents

Publication Publication Date Title
US6512427B2 (en) Spurious signal reduction circuit
US4465979A (en) UHF antenna amplifier having planar transformers
US4652839A (en) Waveguide-to-coaxial converter
US4713556A (en) Frequency converter circuit
JPH0129448B2 (ja)
US4103241A (en) Rf amplifier and antenna
EP0232560B1 (en) Uhf amplifier-mixer circuit
JPS6214122B2 (ja)
JPS59138110A (ja) 高周波増幅回路
JP3134127B2 (ja) Fm用高周波増幅回路
EP1523098B1 (en) Receiver including linearity compensation in the receive band
JPH051132Y2 (ja)
JPS61224611A (ja) 複同調回路
JPH0428164B2 (ja)
JPH0678241A (ja) 自動利得制御回路
JPS6141298Y2 (ja)
JP3102261B2 (ja) 電子チューナ
JPH0510843B2 (ja)
JPH02213206A (ja) Uhf帯トランジスタミキサ回路
JPH0362707A (ja) 衛星放送受信用周波数変換装置
JPS6233370Y2 (ja)
JPS6219006Y2 (ja)
JPH01106636A (ja) 衛星放送テレビ受信機のチューナ回路
JPS59176914A (ja) 利得可変回路
JPH0486110A (ja) 高周波復調回路