JPS6035074B2 - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPS6035074B2 JPS6035074B2 JP10807978A JP10807978A JPS6035074B2 JP S6035074 B2 JPS6035074 B2 JP S6035074B2 JP 10807978 A JP10807978 A JP 10807978A JP 10807978 A JP10807978 A JP 10807978A JP S6035074 B2 JPS6035074 B2 JP S6035074B2
- Authority
- JP
- Japan
- Prior art keywords
- crt
- crt display
- displayed
- screen
- panning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機システムにおいて人間と計算機との
コミュニケーション、いわゆるマンマシンィンターフエ
ースに広く用いられるＣＲＴ表示装置に関するものであ
る。
コミュニケーション、いわゆるマンマシンィンターフエ
ースに広く用いられるＣＲＴ表示装置に関するものであ
る。
従来のＣＲＴ表示装置はＣＲＴ（以下単にＣＲＴと記し
た場合はＣＲＴ表示器そのものを意味する。
た場合はＣＲＴ表示器そのものを意味する。
）に、表示出来る範囲の表示情報を記憶する記憶装置（
以下メモリと託す。）を備えているのが一般的である。
しかし、ＣＲＴに同時には表示し得ない様な大なる画面
の一部を表示中にこの表示中の画面を任意の方向へ連続
的にずらして（以下パニングと云う。）、大画面中の所
望の部分を表示したいという要求がある。この様な要求
に対して従来の一般的なＣＲＴ表示装置は、ＣＲＴ表示
装置内のメモリの内容を計算機のソフトウェアからの出
力によって逐次書き替えることにより”頂々にパニング
する方法が用いられていた。しかしこの様な方法はソフ
トウェアが大量のデータ処理を行なわねばならない為、
画面の移動に時間がかかり、スムーズなパニングが出釆
ないこと、ソフトウェア処理の為に計算機の演算制御装
置の負荷が大きい等の問題があった。この様な不便さを
除く為に、ＣＲＴに表示出来る情報より多い情報を記憶
出来るメモリを持つＣＲＴ表示装置が考えられる。この
改良されたＣＲＴ表示装置の動作を第１図を用いて説明
する。第１図ａにおいて１は２×２＝４画素を表示する
ことの出来るＣＲＴである。実際に表示したい画面２は
第１図ｂに示すごとく４×４＝１６画素より構成されて
いるとする。またＣＲＴ表示装置は第１図ｃに示すよう
にこの４×４＝１範囲素の内容を記憶出来るメモリ３を
持つ。通常のＣＲＴは横８血画素×縦４腕画素程度の画
面を表示することができ、ＣＲＴ表示装置のメモリもこ
れに対応する大きさの単位メモリ（二画素）を持つのが
一般的であるがここでは簡単のために上述の通りの構成
で説明することにする。第１図ａにおいてＣＲＴＩは第
１図ｂに示す画面２の内ｘ＝０，ｙ＝０に対応する４画
素Ａ，Ｂ，Ｅ，Ｆを表示していることを示している。す
なわちＣＲＴＩはメモリ３の座標（Ｘ，Ｙ）で示された
画素から×方向へ２画素、Ｙ方向へ２画素表示する機に
構成されている。従って表示したい画面２のＦ，Ｇ，Ｊ
，Ｋを表示させる場合には、ＣＲＴ表示装置内の座標レ
ジスタ（Ｘ，Ｙ）を×＝１，Ｙ＝１に変えてやればよい
。この座標レジスタ（Ｘ，Ｙ）の変更を例えばジョィス
ティック等を用いて行うこ．とにより、ＣＲＴＩの表示
内容は計算機のソフトウェア処理を何んら行うことなく
、高速、スムーズに移動させることが出来る。しかし、
表示すべき画面の情報によっては画面全体が、パニング
してしまうことは不都合な場合がある。
以下メモリと託す。）を備えているのが一般的である。
しかし、ＣＲＴに同時には表示し得ない様な大なる画面
の一部を表示中にこの表示中の画面を任意の方向へ連続
的にずらして（以下パニングと云う。）、大画面中の所
望の部分を表示したいという要求がある。この様な要求
に対して従来の一般的なＣＲＴ表示装置は、ＣＲＴ表示
装置内のメモリの内容を計算機のソフトウェアからの出
力によって逐次書き替えることにより”頂々にパニング
する方法が用いられていた。しかしこの様な方法はソフ
トウェアが大量のデータ処理を行なわねばならない為、
画面の移動に時間がかかり、スムーズなパニングが出釆
ないこと、ソフトウェア処理の為に計算機の演算制御装
置の負荷が大きい等の問題があった。この様な不便さを
除く為に、ＣＲＴに表示出来る情報より多い情報を記憶
出来るメモリを持つＣＲＴ表示装置が考えられる。この
改良されたＣＲＴ表示装置の動作を第１図を用いて説明
する。第１図ａにおいて１は２×２＝４画素を表示する
ことの出来るＣＲＴである。実際に表示したい画面２は
第１図ｂに示すごとく４×４＝１６画素より構成されて
いるとする。またＣＲＴ表示装置は第１図ｃに示すよう
にこの４×４＝１範囲素の内容を記憶出来るメモリ３を
持つ。通常のＣＲＴは横８血画素×縦４腕画素程度の画
面を表示することができ、ＣＲＴ表示装置のメモリもこ
れに対応する大きさの単位メモリ（二画素）を持つのが
一般的であるがここでは簡単のために上述の通りの構成
で説明することにする。第１図ａにおいてＣＲＴＩは第
１図ｂに示す画面２の内ｘ＝０，ｙ＝０に対応する４画
素Ａ，Ｂ，Ｅ，Ｆを表示していることを示している。す
なわちＣＲＴＩはメモリ３の座標（Ｘ，Ｙ）で示された
画素から×方向へ２画素、Ｙ方向へ２画素表示する機に
構成されている。従って表示したい画面２のＦ，Ｇ，Ｊ
，Ｋを表示させる場合には、ＣＲＴ表示装置内の座標レ
ジスタ（Ｘ，Ｙ）を×＝１，Ｙ＝１に変えてやればよい
。この座標レジスタ（Ｘ，Ｙ）の変更を例えばジョィス
ティック等を用いて行うこ．とにより、ＣＲＴＩの表示
内容は計算機のソフトウェア処理を何んら行うことなく
、高速、スムーズに移動させることが出来る。しかし、
表示すべき画面の情報によっては画面全体が、パニング
してしまうことは不都合な場合がある。
例えば一般的に画面上には、その画面の表題とか、ライ
トベンの指示項目とが、メモリ全体の内容を説明したり
、指示したりする為に必要な部分がある。この様な部分
は上述の様な画面全体のパニングによって、画面から消
えてしまうことは不都合である。従釆のＣＲＴ表示装置
には上に述べたような欠点があった。本発明は、計算機
の演算制御装置の負荷とならすに、高速かつスムーズな
パニングが可能で、しかも上述の様な欠点をなくす為に
、あらかじめ指定した画面上の領域については、パニン
グの対象としない様な機能を有するＣＲＴ表示装置を提
供することを目的とする。
トベンの指示項目とが、メモリ全体の内容を説明したり
、指示したりする為に必要な部分がある。この様な部分
は上述の様な画面全体のパニングによって、画面から消
えてしまうことは不都合である。従釆のＣＲＴ表示装置
には上に述べたような欠点があった。本発明は、計算機
の演算制御装置の負荷とならすに、高速かつスムーズな
パニングが可能で、しかも上述の様な欠点をなくす為に
、あらかじめ指定した画面上の領域については、パニン
グの対象としない様な機能を有するＣＲＴ表示装置を提
供することを目的とする。
以下本発明の詳細を図示した一実施例にもとずし、て説
明する。
明する。
第２図において川ま計算機、１５はＣＲＴ表示装置でＣ
ＲＴコントローラ２０とＣＲＴ３０とから構成されてい
る。ＣＲＴコントローフ２０は計算機１０からの表示情
報を受けてＣＲＴ３０へ表示するための制御を行なう。
２１は計算機１０から出力される表示情報を受ける入出
力ィンタフェイス、２２は入出力インタフェィス２１を
介して入力される計算機１０からの情報を振り分けるデ
ィスプレイコントローラ、２３はこのディスプレイコン
トローラ２２の出力を受けてこれを記憶する比較的大容
量のメモリ、２４はパニングフラグ部２７および座標レ
ジスタ２８の内容にもとずし、て読み出しをすべきメモ
リ２３のアドレスを決定し、このアドレスにもとずき１
順次メモリ２３に書きこまれた内容を読み出すメモリス
キャナ、２５はあらかじめ設定されたパターンを有しこ
の読み出された内容を受けて、対応するパターンを出力
するパターン発生回路、２６はパターン発生回路２６か
らの出力をビデオ信号に変換してＣＲＴ３０に印加する
ビデオ信号発生回路である。
ＲＴコントローラ２０とＣＲＴ３０とから構成されてい
る。ＣＲＴコントローフ２０は計算機１０からの表示情
報を受けてＣＲＴ３０へ表示するための制御を行なう。
２１は計算機１０から出力される表示情報を受ける入出
力ィンタフェイス、２２は入出力インタフェィス２１を
介して入力される計算機１０からの情報を振り分けるデ
ィスプレイコントローラ、２３はこのディスプレイコン
トローラ２２の出力を受けてこれを記憶する比較的大容
量のメモリ、２４はパニングフラグ部２７および座標レ
ジスタ２８の内容にもとずし、て読み出しをすべきメモ
リ２３のアドレスを決定し、このアドレスにもとずき１
順次メモリ２３に書きこまれた内容を読み出すメモリス
キャナ、２５はあらかじめ設定されたパターンを有しこ
の読み出された内容を受けて、対応するパターンを出力
するパターン発生回路、２６はパターン発生回路２６か
らの出力をビデオ信号に変換してＣＲＴ３０に印加する
ビデオ信号発生回路である。
ＣＲＴ３０はこの印加されたビデオ信号にもとずき表示
を行なう。一方、現在ＣＲＴ３０に表示すべきメモリ２
３の座標（×，Ｙ）を与える情報は計算機１０からの表
示情報とともにディスプレイコントローラ２２経由で座
標レジスタ２８に送られるか、又は例えば図示しないジ
ョイステイツクのような外部機器からシフト信号制御回
路２９を経由で座標レジスタ２８に送られて設定もしく
は変更される様になっている。またパニングの可否を示
すフラグはフラグが１のときはパニング否、フラグが０
のときはパニング可を示すがディスプレイコントｏ−ラ
２２経由でパニングフラグ部２７に送られて設定される
。なおＣＲＴ３０は２×２＝４画素の表示機能を持ち、
メモリは４×４：１節画素に相当する記憶容量を持って
いるものとして説明する。なおパニングフラグ部２７は
ＣＲＴ３０の単位メモリの数と同じ容量を持っており、
本実施例の場合２×２；４フラグ必要である。次に本発
明の動作について説明する。
を行なう。一方、現在ＣＲＴ３０に表示すべきメモリ２
３の座標（×，Ｙ）を与える情報は計算機１０からの表
示情報とともにディスプレイコントローラ２２経由で座
標レジスタ２８に送られるか、又は例えば図示しないジ
ョイステイツクのような外部機器からシフト信号制御回
路２９を経由で座標レジスタ２８に送られて設定もしく
は変更される様になっている。またパニングの可否を示
すフラグはフラグが１のときはパニング否、フラグが０
のときはパニング可を示すがディスプレイコントｏ−ラ
２２経由でパニングフラグ部２７に送られて設定される
。なおＣＲＴ３０は２×２＝４画素の表示機能を持ち、
メモリは４×４：１節画素に相当する記憶容量を持って
いるものとして説明する。なおパニングフラグ部２７は
ＣＲＴ３０の単位メモリの数と同じ容量を持っており、
本実施例の場合２×２；４フラグ必要である。次に本発
明の動作について説明する。
この様に構成されたＣＲＴ表示装置１５に於いて、まず
計算機１０は第８図ｂに示すような画面をメモリ２３へ
書込むこれを第３図ｃに示す。さらにパニングフラグ部
２７を例えば第３図ａに示す様に設定する。この様な状
態では初期状態の座標レジスタ２８の内容が×＝０，Ｙ
＝０であるとするとメモリスキャナ２４は座標レジスタ
２８の内容にもとずきメモリ２３を走査し、走査結果は
パターン発生回路２５、ビデオ信号発生回路２６を経由
してＣＲＴ３０１こ印加されＣＲＴ３０１こ第３図ｄに
示す画面が表示される。次に、全体の画面を右へ１桁、
下へ１行パニングを実行させるべく、例えば図示しない
ジョィスティング等を用いて、シフト信号制御回路２９
経由座標レジスタ２８をＸ＝１，Ｙ＝１に設定変更する
。
計算機１０は第８図ｂに示すような画面をメモリ２３へ
書込むこれを第３図ｃに示す。さらにパニングフラグ部
２７を例えば第３図ａに示す様に設定する。この様な状
態では初期状態の座標レジスタ２８の内容が×＝０，Ｙ
＝０であるとするとメモリスキャナ２４は座標レジスタ
２８の内容にもとずきメモリ２３を走査し、走査結果は
パターン発生回路２５、ビデオ信号発生回路２６を経由
してＣＲＴ３０１こ印加されＣＲＴ３０１こ第３図ｄに
示す画面が表示される。次に、全体の画面を右へ１桁、
下へ１行パニングを実行させるべく、例えば図示しない
ジョィスティング等を用いて、シフト信号制御回路２９
経由座標レジスタ２８をＸ＝１，Ｙ＝１に設定変更する
。
この様な状態でメモリスキャナ２４がメモリ２３から表
示情報を取り出す場合はｉ＝０，ｊ＝０に対してはパニ
ングフラグ＝１なのでパニングせずメモリ２３のＸ＝０
，Ｙ＝０の内容Ａを、ｉ＝１，ｊ＝０に対してはパニン
グフラグ＝０なのでメモリＸ＝１十１＝２，Ｙ＝１十０
＝１の内容Ｇをｉ＝０，ｉ＝１に対してはパニングフラ
グ＝０なのでメモリＸ＝１十０＝１，Ｙ＝１十１＝２の
内容Ｊを、ｉ＝１，ｉ＝１に対してはパニングフラグ＝
０なのでメモリＸ＝１十１＝２，Ｙ＝１十１＝２の内容
Ｋを取り出しパターン発生回路２５、ビデオ信号発生回
路２６を経由してＣＲＴ３０へ表示する。
示情報を取り出す場合はｉ＝０，ｊ＝０に対してはパニ
ングフラグ＝１なのでパニングせずメモリ２３のＸ＝０
，Ｙ＝０の内容Ａを、ｉ＝１，ｊ＝０に対してはパニン
グフラグ＝０なのでメモリＸ＝１十１＝２，Ｙ＝１十０
＝１の内容Ｇをｉ＝０，ｉ＝１に対してはパニングフラ
グ＝０なのでメモリＸ＝１十０＝１，Ｙ＝１十１＝２の
内容Ｊを、ｉ＝１，ｉ＝１に対してはパニングフラグ＝
０なのでメモリＸ＝１十１＝２，Ｙ＝１十１＝２の内容
Ｋを取り出しパターン発生回路２５、ビデオ信号発生回
路２６を経由してＣＲＴ３０へ表示する。
従って、ＣＲＴ３０の表示内容は第３図ｅに示す通りと
なり、パニング否を設定してあるｉ＝０，ｊ＝０につい
ては元のままＡを、他の部分については右へ１桁、下へ
１行パニングされた画面の表示を行なっている。以上説
明した様に本発明によれば、計算機におけるＣＲＴ画面
のパニングに於いて、従来の装置によるＣＲＴ画面に対
応する全メモリを書替える方法と比較して、パニング動
作の大部分がＣＲＴコントローラ内の処理で行なえ、計
算機の演算制御装置の負荷を高めずに実現出来る。
なり、パニング否を設定してあるｉ＝０，ｊ＝０につい
ては元のままＡを、他の部分については右へ１桁、下へ
１行パニングされた画面の表示を行なっている。以上説
明した様に本発明によれば、計算機におけるＣＲＴ画面
のパニングに於いて、従来の装置によるＣＲＴ画面に対
応する全メモリを書替える方法と比較して、パニング動
作の大部分がＣＲＴコントローラ内の処理で行なえ、計
算機の演算制御装置の負荷を高めずに実現出来る。
さらに、高速スムーズな画面のパニングが可能であり、
また必要な部分についてはパニングの対象から除くこと
が出来る等の効果を有する。なお本発明は上記しかつ図
面に示す実施例に限定されることなく、その要旨を変更
しない範囲内で適宜変形して実施し得るものである。
また必要な部分についてはパニングの対象から除くこと
が出来る等の効果を有する。なお本発明は上記しかつ図
面に示す実施例に限定されることなく、その要旨を変更
しない範囲内で適宜変形して実施し得るものである。
第１図は従来のＣＲＴ表示装置の動作を説明する図、第
２図は本発明の一実施例を示すブロック図、第３図は第
２図に示す一実施例装置の動作を説明する図である。 １０・・・計算機、１５・・・ＣＲＴ表示装置、２０・
・・ＣＲＴコントローラ、２３・・・記憶装置（メモリ
）、２４…メモリスキャナ、２５…パターン発生回路、
２６・・・ビデオ信号発生回路、２７・・・パニングフ
ラグ回路、２８・・・座標レジス夕、２９・・・シフト
信号制御回路、３０・・・ＣＲＴ表示部（ＣＲＴ）。 第１図第３図 第２図
２図は本発明の一実施例を示すブロック図、第３図は第
２図に示す一実施例装置の動作を説明する図である。 １０・・・計算機、１５・・・ＣＲＴ表示装置、２０・
・・ＣＲＴコントローラ、２３・・・記憶装置（メモリ
）、２４…メモリスキャナ、２５…パターン発生回路、
２６・・・ビデオ信号発生回路、２７・・・パニングフ
ラグ回路、２８・・・座標レジス夕、２９・・・シフト
信号制御回路、３０・・・ＣＲＴ表示部（ＣＲＴ）。 第１図第３図 第２図
Claims (1)
- １ 情報を表示するＣＲＴ表示器と、前記ＣＲＴ表示器
に表示すべき情報であつて前記ＣＲＴ表示器に表示し得
る一画面分の情報よりも多い情報を記憶する記憶装置と
、前記記憶装置に記憶された内容のうち前記ＣＲＴ表示
器に表示する部分を指定する座標を保持するレジスタと
、前記ＣＲＴ表示器に表示された画面をパニングすると
きに画面の一部についてパニングの可否を指定するフラ
グを有するパニングフラグ部と、前記レジスタの座標と
前記パニングフラグ部のフラグにもとずき前記ＣＲＴ表
示器に表示すべき情報を記憶する前記記憶装置のアドレ
スを決定しこのアドレスにもとずき前記記憶装置から表
示すべき内容を読み出す装置と、この読み出された内容
をパターン化して出力する装置とからなり前記パターン
化された出力にもとずき前記ＣＲＴ表示器に情報を表示
することを特徴とするＣＲＴ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10807978A JPS6035074B2 (ja) | 1978-09-05 | 1978-09-05 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10807978A JPS6035074B2 (ja) | 1978-09-05 | 1978-09-05 | Ｃｒｔ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5535351A JPS5535351A (en) | 1980-03-12 |
| JPS6035074B2 true JPS6035074B2 (ja) | 1985-08-12 |
Family
ID=14475331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10807978A Expired JPS6035074B2 (ja) | 1978-09-05 | 1978-09-05 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035074B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252932A (ja) * | 1987-04-06 | 1988-10-20 | Nippon Funen Kk | 発泡ガラスボ−ドの製造方法 |
| JPH01141839A (ja) * | 1987-11-27 | 1989-06-02 | Tadahiko Takada | 頁岩を利用した泡ガラスの製造法 |
-
1978
- 1978-09-05 JP JP10807978A patent/JPS6035074B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5535351A (en) | 1980-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900002950B1 (ko) | 멀티윈도우 표시장치 | |
| JP3662607B2 (ja) | 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法 | |
| JPH08146941A (ja) | 画像表示装置 | |
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JP2002023731A (ja) | 表示制御装置および表示制御方法 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JP3580685B2 (ja) | 電子ブック表示制御装置 | |
| JPS6129512B2 (ja) | ||
| JP2954587B2 (ja) | 表示画像管理装置 | |
| JPH0346073A (ja) | 画像ファイル装置の画像再生方法 | |
| JPS60251431A (ja) | メモリ表示装置 | |
| JPH0233645A (ja) | コンピュータ | |
| JPH0230513B2 (ja) | Crthyojisochi | |
| JPS63206878A (ja) | イメ−ジ処理装置 | |
| JPH01302391A (ja) | 画像表示装置 | |
| JPH05313644A (ja) | 画像メモリ | |
| JPS6243779A (ja) | 図形表示装置及び図形表示方法 | |
| JPH01259398A (ja) | アドレス発生装置 | |
| JP2000035781A (ja) | 画像表示制御方法および装置 | |
| JPS63244127A (ja) | 描画装置の入力表示方式 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPS59197925A (ja) | 文書表示装置 | |
| JPS59211130A (ja) | 図形表示装置 | |
| JPS61109094A (ja) | カ−ソル表示装置 |