JPS6035514A - ホトリングラフイパタ−ン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はホトリソグラフィ技術に関し、特にそのパター
ン合せ精度の向上を図りかつ一方では半導体技術に適用
したときにはチップ歩留りの向上ン実現できるホトリソ
グラフィパターンＫ（ｌｌｉｌ−するものである。

〔背景技術〕

例えばＩＣ，ＬＳＩ等の半導体製造技術に利用されるホ
トリソグラフィ技術では、パターン原画としてのレチク
ルをウェーハやホトマスクの基板に節句けてパターン形
成を行なっている。この焼付けに際してはレチクルとウ
ェーハやホトマスクとの基板とを正確に位置合せする必
要がある。通常ではパターンの一部にアラインマークな
設は又位置決めケ行なっている（雑誌［電子材料ｊ　１
９８１年別冊超Ｌ　Ｓ　Ｉ　Ｗ造・試験装置ガイドブッ
クのＰ１０３〜１０９）。この種のパターンｔ１ウェー
ハからのチップ取得数増加のため略方形をしたチップパ
ターン間に形成される桝目状のスクライブライン内にア
ラインマークとして形成することが考えられる。

ところで近年ではホトレジ精度の向上乞目的として、１
０：１の縮小投影技術を利用して焼付けを行なうことが
提案されている。この方式ではレチクルに形成したチッ
プパターンと共にアラインマークも１０分の１に縮小さ
れることになり、ウェーハやホトマスクの基板上におけ
る位置合せが極めて困難になると考えられる。このため
、従来では通常６０μｍの幅のスクライプラインを２．
５倍の１５０μｍ程度にまで拡幅してアラインマークを
形成し、前述の位置合せの容易化および位置合せ精度の
向上を図４）ことが考えられる。しかし、これではスク
ライブラインを拡幅した分だり“チップサイメを低減す
るか、または同一チップサイズを確保するためＫはチッ
プ数を低減しなければならず歩留の低下を生じることＫ
なる。

〔発明の目的〕

本発明の目的はスクライブラインの拡幅をする′ことな
くアラインマークを必要な大寸法に形成でき、これによ
り合せ精度の向上を図ると共に“１−ツブ数の低減を防
止してチップ取得歩留りの向上を達成することのできる
ホトリソグラフィパターンを提供することにある。

本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあき〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、スクライブラインを部分的に拡幅し、チップ
の有効パターンと干渉しない領域内でアラインマークな
形成することにより、スクライブラインを全体的に拡幅
する必要がない一方でアラインマークの大寸法化を図り
、これにより合せ精度を向上しかつチップ取得歩留の向
上を達成するものである。

〔実施例〕

第１図は本発明のホトリソグラフィパターンを半導体集
積回路装置の製造用レチクルに適用した例であり、その
要部を第２図に示す。図示のように、レチクル１は１０
；１縮小投影用のチップパターン２を４個形成している
。例えばこのチップパターン２７１０分の１に縮小して
ステップ＆リピート露光することにより１０分の１寸法
のウェーハパターンやホトマスクパターンをウェーハ上
に桝目状に多数個形成できる。前記チップパターン２間
にはスクライブライン３を形成しており本実施例ではこ
のスクライブライン３の縦方向にアラインマーク４を形
成している。

第２図に詳細を示すように、前記スクライブライン３は
、１個のチップパターン２に対して３つの部位でその幅
寸法を部分的に増太し拡幅部５を形成している。この拡
幅部５はスクライブライン３に囲まれたチップパターン
２の有効パターン６の周囲に設けている余裕部７にまで
侵入するように形成しており、各拡幅部５が略方形とな
るように構成している。換言すればスクライブライン３
を所間ドツグボーン状に形成している。この構成によれ
ば、スクライブライン３０幅寸法が６０μｍの場合にも
余裕部７０幅寸法５０μｍを両側に加えると拡幅部５０
寸法を１６０μｍに設定できる。

そして、これら各拡幅部５内には可及的に大寸法にＸ字
および十字のアラインマーク４を夫々形成しているので
ある。なお、第１図において、左端のスクライブライン
３が離間して部分的に形成されている。ステップ＆リピ
ート露光をくり返す際に、第１目の右端のアライメント
マーク４が前記スクライプライン３０部分的に欠けてい
る部分に位置させられ露光される。このときアライメン
トマークが忠実にウェーハ上に転写されるようにするた
めである。これによってアライメントマークを確実に形
成できアライメント精度を向上できる。

したがってこの構成によれば、スクライブライン３ｙ！
−従来よりも小さい幅寸法に形成しているのでチップパ
ターン２０寸法を小さくする必要はなく、これにより有
効パターン６０寸法も小さくなることはない。換言すれ
ば、同一サイズのチップパターンを得る場合にもスクラ
イブライン３を小幅にした分だけレチクル全体を小面積
にでき、したがってこのレチクルにてウェーハやホトマ
スクにチップパターンを整列形成したときＫはデツプパ
ターン数を増やしてウェーハにオ６けるチップ取得数を
向上できる。

一方、スクライブライン３の小幅化に拘らず、アライン
マーク４は拡幅部５に形成して約１５０μｍのサイズに
形成しているので、１０：１に縮小投影された場合しこ
も位置合せ（アライメント）に必要な大きさｔ確保でき
、位置合せを容易なものにできると共に合せ精度を向上
することができる。また、自動位置合せ（オートアライ
メント）も可能とされる。

〔効果〕

（１１スクライプラインに部分的に拡幅部を形成し、こ
の拡幅部内にアラインマークな形成したパターンとして
いるので、大寸法のアラインマークに対してスクライプ
ラインの幅寸法を小さくでき、こ゛れによりチップサイ
ズの低減を防＋Ｊ−Ｌ　、チップの取得歩留を向上でき
る。

（２）スクライプラインを小幅にする一方でアラインマ
ークを大寸法にできるので、縮小投影した場合にも必要
な大きさを確保でき、位置合せを容易に行なうことがで
きると共に合せ精度を向上することができ、しかも自動
位置合せを可能にする。

（３）スクライプラインを小幅に形成できるので、ウェ
ーハのスクライブ時のガイド機能を高精度なものとし、
チップパターンの余裕部へのスクライブのはみ出しを抑
制して均一サイズのチップ切断を行なうことができる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、拡幅部はス
クライプライン上に２個或いは１個、更には４個以上設
けてもよくチップサイズに応じて任意に設定できる。ま
た、スクライプラインや拡幅部の寸法は前述の司法に限
られず、縮小倍率（４：１，２：１等）Ｋ応じて変える
ことができる。更にアラインマークの形状も適宜に変更
できる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
ｔその背景となった利用分野である半導体集積回路装置
用のホトリソグラフィパターンに適用した場合について
説明したが、それに限定されるものではなく、たとえば
トランジスタ、ダイオード等の半導体素子或いは半導体
素子以外のホトリソグラフィ技術に適用することができ
る。

【図面の簡単な説明】

第１図は本発明乞レチクルに施した実施例の全体平面図
、 第２図は要部の拡大図である。 １・・・レチクル、２・・・チップパターン、３・・°
スクライプライン、４・・・アラインマーク、５・・・
拡幅部、６・・・有効パターン、７・・・余裕部。 第１頁の続き ■発明者三原　孝子 ＠発明者肥１）宏之 小平市上水本町１４７９１地　日立マイクロコンピュー
タエンジニアリング株式会社内 小平市上水木町１４５幡地　株式会社日立製作所デバイ
ス開発センタ内

Claims (1)

1. 【特許請求の範囲】 １、チップパターン間に形成されるスクライプラインの
   少なくとも一部の幅寸法を大きくして拡幅部を形成し、
   この拡幅部内にアラインマークな形成したことを特徴と
   するホトリソグラフィパターン。 ２、拡幅部によってスクライプラインを所謂ドツグボー
   ン状に形成してなる特許請求の範囲第１項記載のホトリ
   ソグラフィパターン。 ３、拡幅部をデツプパターンの有効パターン周囲に設け
   た余裕部に形成してなる特許請求の範囲第】項又は第２
   項記載のホトリソグラフィパターン。