JPS6035515A - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPS6035515A JPS6035515A JP58143820A JP14382083A JPS6035515A JP S6035515 A JPS6035515 A JP S6035515A JP 58143820 A JP58143820 A JP 58143820A JP 14382083 A JP14382083 A JP 14382083A JP S6035515 A JPS6035515 A JP S6035515A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- guide
- wiring
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置の製造法、特に多層配線構造を有す
る半導体装置の耐湿性改善技術に関する。
る半導体装置の耐湿性改善技術に関する。
多層配線構造を有する半導体装置を製造するにあたって
は、第１図、第２図を参照し、シリコン結晶からなる半
導体基体１表面に半導体素子２を形成した後、この半導
体素子２に接続するアルミニウムよりなる第１層配線３
を形成し、この第１層配線３を覆うシリコン酸化物（Ｓ
ｉｆｔ）等よりなる層間絶縁膜（又は第１層絶縁膜）４
を形成し、この眉間絶縁膜４上に、第２層配線５を形成
し、さらにこの上を覆う保護用絶縁膜（又は第２Ｗ４絶
縁膜）６を形成している。
は、第１図、第２図を参照し、シリコン結晶からなる半
導体基体１表面に半導体素子２を形成した後、この半導
体素子２に接続するアルミニウムよりなる第１層配線３
を形成し、この第１層配線３を覆うシリコン酸化物（Ｓ
ｉｆｔ）等よりなる層間絶縁膜（又は第１層絶縁膜）４
を形成し、この眉間絶縁膜４上に、第２層配線５を形成
し、さらにこの上を覆う保護用絶縁膜（又は第２Ｗ４絶
縁膜）６を形成している。
各配線３，５はマスク技術によるパターニングエッチに
より形成されるが、この配線を覆う絶縁膜にスルーホー
ル（透孔）をあけるためには配線と別にアルミニウムの
ガイドを設けておき、このガイドにマスクのガイドパタ
ーンを合わせる必要がある。
より形成されるが、この配線を覆う絶縁膜にスルーホー
ル（透孔）をあけるためには配線と別にアルミニウムの
ガイドを設けておき、このガイドにマスクのガイドパタ
ーンを合わせる必要がある。
これまでは第２図に示すように保護用絶縁膜６にポンデ
ィングパッド用のスルーホールをあけるためのアルミニ
ウムよりなるガイド７を第１層の眉間絶縁膜４上に設け
ていた。しかし、第２層の保護用絶縁膜６を形成後に、
ホトエッチ用マスクのガイド合わせパターンを上記ガイ
ド７に合わせると、保護用絶縁膜６上に塗布しであるホ
トレジスト（ネガタイプ）がガイドパターンによって当
然に孔があき、第１図、第２図に示すように保護用絶縁
膜６にガイド合わせパターン形状の透孔８が開くことに
なる。このような状態で樹脂モールドによるパッケージ
を行うと、樹脂中の水分９が上記透孔８から浸入し、第
１層と第２層の絶縁膜４．６の隙間を通って同じ並びに
ある第２層アルミニウム配線５を腐食し、製品不良をお
こすという問題点が生ずるということが本出願人の行っ
た信頼度試験により明らかになった。
ィングパッド用のスルーホールをあけるためのアルミニ
ウムよりなるガイド７を第１層の眉間絶縁膜４上に設け
ていた。しかし、第２層の保護用絶縁膜６を形成後に、
ホトエッチ用マスクのガイド合わせパターンを上記ガイ
ド７に合わせると、保護用絶縁膜６上に塗布しであるホ
トレジスト（ネガタイプ）がガイドパターンによって当
然に孔があき、第１図、第２図に示すように保護用絶縁
膜６にガイド合わせパターン形状の透孔８が開くことに
なる。このような状態で樹脂モールドによるパッケージ
を行うと、樹脂中の水分９が上記透孔８から浸入し、第
１層と第２層の絶縁膜４．６の隙間を通って同じ並びに
ある第２層アルミニウム配線５を腐食し、製品不良をお
こすという問題点が生ずるということが本出願人の行っ
た信頼度試験により明らかになった。
本発明は上記した開角を解消するためになさ才またもの
であり、その目的とするところは耐湿性を改善した半導
体装置の製造法の提供にある。
であり、その目的とするところは耐湿性を改善した半導
体装置の製造法の提供にある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち半導体基体上にアルミニウムよりなる第１層配
線を形成し、第１層配線、ＦＫ第１層絶縁膜を介してア
ルミニウムよりｌｊる第２層配線を形成し、第２層配線
を覆って第２層絶縁膜を形成するにあたって、第１層絶
縁膜形成後その一部を取り除いた基体表面上に第２Ｒ配
線と第２層絶縁膜のスルーホールとの位置合せのための
ガイドを第２層配線と同時に形成することにより、ガイ
ドの孔を通して水分が第２層配線部分へ入りに＜クシ、
配線の腐食を少なくして前記目的を達成させるものであ
る。
線を形成し、第１層配線、ＦＫ第１層絶縁膜を介してア
ルミニウムよりｌｊる第２層配線を形成し、第２層配線
を覆って第２層絶縁膜を形成するにあたって、第１層絶
縁膜形成後その一部を取り除いた基体表面上に第２Ｒ配
線と第２層絶縁膜のスルーホールとの位置合せのための
ガイドを第２層配線と同時に形成することにより、ガイ
ドの孔を通して水分が第２層配線部分へ入りに＜クシ、
配線の腐食を少なくして前記目的を達成させるものであ
る。
第３図乃至第８図は発明の一実施例であって、半導体基
体上２層配線構造を形成する半導体装置の製造プロセス
を示す一部工程断面図である。以下各図面に対応する工
程に従って詳述する。
体上２層配線構造を形成する半導体装置の製造プロセス
を示す一部工程断面図である。以下各図面に対応する工
程に従って詳述する。
＋１１ 第３図に示すように、シリコン結晶からなる半
導体基体１０表面に選択的不純物拡散技術によりて半導
体素子となる領域２を形成した後、アルミニウム蒸着、
パターニングエッチし上記領域に低抵抗接触するアルミ
ニウムよりなる第１層配線（電極）３を形成する。この
第１層配線３は基体表面の酸化膜（ＳｉＱ、駁）１０上
に延在される。
導体基体１０表面に選択的不純物拡散技術によりて半導
体素子となる領域２を形成した後、アルミニウム蒸着、
パターニングエッチし上記領域に低抵抗接触するアルミ
ニウムよりなる第１層配線（電極）３を形成する。この
第１層配線３は基体表面の酸化膜（ＳｉＱ、駁）１０上
に延在される。
（２）第４図に示すように気相化学堆積（ＣＶＤ）法に
よるシリコン酸化物（ＳｉＯｚ）又は、リンシリケート
ガラス（ＰＳＧ）を全面に１μｍ程度の厚さに堆積させ
て第１層絶縁膜（又は、層間絶縁膜）４を形成する。
よるシリコン酸化物（ＳｉＯｚ）又は、リンシリケート
ガラス（ＰＳＧ）を全面に１μｍ程度の厚さに堆積させ
て第１層絶縁膜（又は、層間絶縁膜）４を形成する。
（３）スルーホールエッチを行い、第５図に示すように
第１層配線の一部が露出するスルーホール（透孔）１１
を開けるとともに、ガイド位置で第１層絶縁膜４の一部
をエッチ除去し℃ここに四部１２をあける。
第１層配線の一部が露出するスルーホール（透孔）１１
を開けるとともに、ガイド位置で第１層絶縁膜４の一部
をエッチ除去し℃ここに四部１２をあける。
（４）アルミニウムを蒸着し、第６図に示すようにバタ
ーニングエッチして層間絶縁膜４上に第２層配線５を形
成するとともにガイド位置の凹部１２上に、ガイド７を
形成する。上記第２Ｂ配線５は一部でスルーホール１１
を通して第１層配線３に接続し、他の一部は基体周辺に
延びてボンディングパット１３となる。
ーニングエッチして層間絶縁膜４上に第２層配線５を形
成するとともにガイド位置の凹部１２上に、ガイド７を
形成する。上記第２Ｂ配線５は一部でスルーホール１１
を通して第１層配線３に接続し、他の一部は基体周辺に
延びてボンディングパット１３となる。
（５）第７図に示すようにＣＶＤ法によるＳｉＱ。
又はＰＳＧを全面に堆積して第２層配線（保護用絶縁膜
）６を形成する。
）６を形成する。
（６） 最後に第８図に示すように、たとえば同図で示
すような一部に暗部１４を有するネガマスク１５を用い
て形成したホトレジストマスク（図示されない）の透孔
部を通して第２層絶縁膜６のホトエッチを行い、ボンデ
ィングパット部１３を露出するスルーホーＡ／１６を開
ける。
すような一部に暗部１４を有するネガマスク１５を用い
て形成したホトレジストマスク（図示されない）の透孔
部を通して第２層絶縁膜６のホトエッチを行い、ボンデ
ィングパット部１３を露出するスルーホーＡ／１６を開
ける。
このとき同時にガイド上に合わせたガイド合わせパター
ン１７によって第２層絶縁膜６にガイドの露出する孔１
８が開けられる。２層配線構造はこのようＫして完成す
る。
ン１７によって第２層絶縁膜６にガイドの露出する孔１
８が開けられる。２層配線構造はこのようＫして完成す
る。
以上実施例で述べた本発明によれば、第８図に示すよう
にガイド７上にあけられた孔１８を通して水分９が保護
用絶縁膜６との隙間に浸入した場合においてもガイド７
は層間絶縁膜４の取り除かれた下地の酸化膜１０上にあ
り、一方第２層配線５はこれと段違いの眉間絶縁膜４上
にあるためそこまで水分９が浸透することが困難であり
、配線に対する耐湿性が改善され、前記発明の目的が達
成できる。
にガイド７上にあけられた孔１８を通して水分９が保護
用絶縁膜６との隙間に浸入した場合においてもガイド７
は層間絶縁膜４の取り除かれた下地の酸化膜１０上にあ
り、一方第２層配線５はこれと段違いの眉間絶縁膜４上
にあるためそこまで水分９が浸透することが困難であり
、配線に対する耐湿性が改善され、前記発明の目的が達
成できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種り変更可
能であることはいうまでもブよい。たとえば、第２層の
保護用絶縁膜はポリイミド系樹脂等の有機性絶縁膜を使
用する。
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種り変更可
能であることはいうまでもブよい。たとえば、第２層の
保護用絶縁膜はポリイミド系樹脂等の有機性絶縁膜を使
用する。
多層配線を有する半導体装置プロセスに全℃適用できる
。
。
第１図は、ガイドと配線の位置関係を示す半導体装置の
一部平面図である。 第２図シー第１図におけるＡ−Ａ断面図である。 第３図乃至第８図は、本発明の一実施例であって２層配
線構造を有する半導体装置の製造プロセスな示す工程断
面図である。 １・・・半導体基体（シリコン結晶）、２・・・半導体
素子、３・・・第１層配線（アルミニウム）、４・・・
層間絶縁膜（又は第１層絶縁膜、ＳｉＱ、）、５・・・
第２層配線（アルミニウム）、６・・・保護用絶縁膜（
又は第２層絶縁膜、ＰＳＧ）、７・・・ガイド（アルミ
ニウム）、８・・・ガイド合わせパターン、９・・・水
分、１０・＝酸（ＩＪ（ＳｉＯり、１１・・・スルーホ
ール、１２・・・凹部、１３・・・ポンディングパッド
部、１４・・・暗部、１５・・・ネガマスク、工６・・
・スルーホール、１７・・・ガイド合わせパターン、１
８・・・孔。 第 １ 図 第２図 第 ３ 図 ／ 第 ４ 図 第 ５ 図
一部平面図である。 第２図シー第１図におけるＡ−Ａ断面図である。 第３図乃至第８図は、本発明の一実施例であって２層配
線構造を有する半導体装置の製造プロセスな示す工程断
面図である。 １・・・半導体基体（シリコン結晶）、２・・・半導体
素子、３・・・第１層配線（アルミニウム）、４・・・
層間絶縁膜（又は第１層絶縁膜、ＳｉＱ、）、５・・・
第２層配線（アルミニウム）、６・・・保護用絶縁膜（
又は第２層絶縁膜、ＰＳＧ）、７・・・ガイド（アルミ
ニウム）、８・・・ガイド合わせパターン、９・・・水
分、１０・＝酸（ＩＪ（ＳｉＯり、１１・・・スルーホ
ール、１２・・・凹部、１３・・・ポンディングパッド
部、１４・・・暗部、１５・・・ネガマスク、工６・・
・スルーホール、１７・・・ガイド合わせパターン、１
８・・・孔。 第 １ 図 第２図 第 ３ 図 ／ 第 ４ 図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基体上にアルミニウムよりなる第１層配線を
形成し、第１層配線上に第１層絶縁膜Ｉへを介してアル
ミニウムよりなる第２層配線を形成し、第２層配線を覆
って第２層絶縁膜を形成するにあたって、第１層絶縁膜
形成後そ”の一部を取り除いた基体表面上に第２層配線
と第２層絶縁膜のスルーホールとの位置合せのためのガ
イドを第２層配線と同時に形成することを特徴とする半
導体装置の製造法。 ２、第１層絶縁膜又は及び第２層絶縁膜を無機性絶縁膜
とする特許請求の範囲第１項記載の半導体装置の製造法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143820A JPS6035515A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58143820A JPS6035515A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035515A true JPS6035515A (ja) | 1985-02-23 |
Family
ID=15347714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58143820A Pending JPS6035515A (ja) | 1983-08-08 | 1983-08-08 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035515A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
| JPS624321A (ja) * | 1985-07-01 | 1987-01-10 | Oki Electric Ind Co Ltd | ウエハ−アライメントマ−ク |
| JPS62260154A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 露光装置におけるアライメント方法 |
| JPH01239921A (ja) * | 1988-03-22 | 1989-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-08-08 JP JP58143820A patent/JPS6035515A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248427A (ja) * | 1985-04-25 | 1986-11-05 | Nec Corp | 多層配線の形成方法 |
| JPS624321A (ja) * | 1985-07-01 | 1987-01-10 | Oki Electric Ind Co Ltd | ウエハ−アライメントマ−ク |
| JPS62260154A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 露光装置におけるアライメント方法 |
| JPH01239921A (ja) * | 1988-03-22 | 1989-09-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS6035515A (ja) | 半導体装置の製造法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPH0695517B2 (ja) | 半導体装置 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPS6239025A (ja) | 半導体装置の製造方法 | |
| JPH02125638A (ja) | 半導体集積回路装置 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JPH09199588A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS6037148A (ja) | 半導体装置の製造法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| KR100243002B1 (ko) | 반도체 소자의 금속배열키를 이용한 금속배선방법 | |
| JPS63147345A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH043962A (ja) | 半導体装置およびその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS62115746A (ja) | 半導体集積回路装置 | |
| JPS63217644A (ja) | 半導体装置 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| KR20050032305A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPS6118341B2 (ja) |