JPS6035834A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPS6035834A JPS6035834A JP58144770A JP14477083A JPS6035834A JP S6035834 A JPS6035834 A JP S6035834A JP 58144770 A JP58144770 A JP 58144770A JP 14477083 A JP14477083 A JP 14477083A JP S6035834 A JPS6035834 A JP S6035834A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- terminal
- power supply
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信号処理装置、特に使用′Ｗ、源電圧電圧なる
２つの信号処理回路間の信号の伝達において、電源電圧
変動による動作の不具合を改善することを目的とする信
号処理装置に関する。
２つの信号処理回路間の信号の伝達において、電源電圧
変動による動作の不具合を改善することを目的とする信
号処理装置に関する。
アナログ信号処理回路とディジタル信号処理回路とから
構成されるアナログ、ディジタル混在信号処理装置等に
おいては、アナログ信号処理回路の出力信号振幅とディ
ジタル信号処理回路の動作許容入力振幅の整合は正常動
作を維持する上で特に重責である。一般にディジタル信
号処理回路では、使用回路素子により使用電源電圧、許
容動作人力閾値が決定され１例えば０ＭＯ８を使用した
場合、電源電圧５Ｖ、許容動作入力閾値が４Ｖ以上。
構成されるアナログ、ディジタル混在信号処理装置等に
おいては、アナログ信号処理回路の出力信号振幅とディ
ジタル信号処理回路の動作許容入力振幅の整合は正常動
作を維持する上で特に重責である。一般にディジタル信
号処理回路では、使用回路素子により使用電源電圧、許
容動作人力閾値が決定され１例えば０ＭＯ８を使用した
場合、電源電圧５Ｖ、許容動作入力閾値が４Ｖ以上。
ＩＶ以下とすると、アナログ信号処理回路では。
ディジタル信号処理回路の正常動作を保証するには４Ｖ
以上、ＩＶ以下の振幅信号を出力する必要がある。この
場合において、差動回路等で構成されたアナログ色号処
理回路等では、４Ｖ以上の出力振幅を得るには、ディジ
タル信号処理回路と同一の電源電圧５Ｖでは困難でちゃ
、５Ｖ以上の電源電圧、例えば９Ｖ 、 １２Ｖ を必
要とする。従ってアナログ信号処理回路とディジタル信
号処理回路では一般に異なった′ぼ源電圧が使用される
。
以上、ＩＶ以下の振幅信号を出力する必要がある。この
場合において、差動回路等で構成されたアナログ色号処
理回路等では、４Ｖ以上の出力振幅を得るには、ディジ
タル信号処理回路と同一の電源電圧５Ｖでは困難でちゃ
、５Ｖ以上の電源電圧、例えば９Ｖ 、 １２Ｖ を必
要とする。従ってアナログ信号処理回路とディジタル信
号処理回路では一般に異なった′ぼ源電圧が使用される
。
第１図は使用電源・電圧の異なる２つの縦続接続された
信号処理回路より構成される信号処理装置の従来の構成
例を示すブロック図であり、初段信号処理回路１．２段
目信号処理回路７よシ構成される。第１図において初段
信号処理回路１は信号処理回路本体２．出力信号発生回
路３より構成され、それぞれの電源電圧は電源電圧端子
４よシ共通に供給されている。前記初段信号処理回路１
の電源電圧端子４％ ２段目信号処理回路７の電源電圧
端子８はそれぞれの回路動作に必袂とされる異なった電
圧が印加され、前記初段信号処理回路１の信号出力端子
５は、２段目信号処理回路７の信号入力端子６に接続さ
れている。
信号処理回路より構成される信号処理装置の従来の構成
例を示すブロック図であり、初段信号処理回路１．２段
目信号処理回路７よシ構成される。第１図において初段
信号処理回路１は信号処理回路本体２．出力信号発生回
路３より構成され、それぞれの電源電圧は電源電圧端子
４よシ共通に供給されている。前記初段信号処理回路１
の電源電圧端子４％ ２段目信号処理回路７の電源電圧
端子８はそれぞれの回路動作に必袂とされる異なった電
圧が印加され、前記初段信号処理回路１の信号出力端子
５は、２段目信号処理回路７の信号入力端子６に接続さ
れている。
一般に信号処理回路においては、出力信号振幅、許容動
作入力信号振幅等は使用電源電圧によって決定され ｍ
源電圧の変動の影響を受け、２つの等は電源電圧変動に
対しては同一傾向に変動することが望せしい。
作入力信号振幅等は使用電源電圧によって決定され ｍ
源電圧の変動の影響を受け、２つの等は電源電圧変動に
対しては同一傾向に変動することが望せしい。
上記従来のものの構成例においては、２つの縦続接続さ
れた信号処理回路はそれぞれ別電源で電源電圧が供給さ
れており、それぞれの電源が独立に変動を受けた場合、
前記初段信号処理回路１の出力信号振幅が、前記２段目
信号処理回路７の許容入力信号振幅を越える状態、ある
いは許容入力信号閾値に達っし々い状態が発生し、動作
の不具合を生じる場合がある。
れた信号処理回路はそれぞれ別電源で電源電圧が供給さ
れており、それぞれの電源が独立に変動を受けた場合、
前記初段信号処理回路１の出力信号振幅が、前記２段目
信号処理回路７の許容入力信号振幅を越える状態、ある
いは許容入力信号閾値に達っし々い状態が発生し、動作
の不具合を生じる場合がある。
この不具合を防ぐためには、２つの電源電圧の変動を押
さえるか、変動の方向を同一になるように補償するか、
または初段の信号処理回路の出力信号振幅が２段目の信
号処理回路の許容動作入力信号振幅をすべての条件の変
動に対しても満足できるように信号処理回路の回路構成
素子のばらつきを押え、補償することが必要となり、複
雑な回路構成が要求される。
さえるか、変動の方向を同一になるように補償するか、
または初段の信号処理回路の出力信号振幅が２段目の信
号処理回路の許容動作入力信号振幅をすべての条件の変
動に対しても満足できるように信号処理回路の回路構成
素子のばらつきを押え、補償することが必要となり、複
雑な回路構成が要求される。
本発明の目的は、２つの縦続接続された信号処理回路よ
り構成される信号処理装置において、電源電圧の変動に
よって影響を受ける２段目信号処理回路の許容入力信号
振幅の変動に追従して初段信号処理回路の出力信号振幅
が変化し、電源電圧の変動による２つの信号処理回路間
の伝達信号の変動により生じる動作不具合を電源電圧の
変動を押えることなしに除去した信号処理装置を提供す
るものである。
り構成される信号処理装置において、電源電圧の変動に
よって影響を受ける２段目信号処理回路の許容入力信号
振幅の変動に追従して初段信号処理回路の出力信号振幅
が変化し、電源電圧の変動による２つの信号処理回路間
の伝達信号の変動により生じる動作不具合を電源電圧の
変動を押えることなしに除去した信号処理装置を提供す
るものである。
本発明によれば第１の電源電圧端子と、基準電圧端子と
、該基準電圧端子の電圧を基準として電圧全発生するレ
ベルシフト回路と、ｌ前記レベルシフト回路の出力電圧
を基準電圧として信号を出力する出力信号発生回路と、
出力端子とを具備する初段ｌ信号処理回路と、第２の電
源電圧端子と入力端子を具備する２段目信号処理回路を
含み、前記第１の電源電圧端子には前記第２の電源電圧
端子に対するよりも高電圧が印加され、前記入力端子と
前記出力端子が接続され、前記基準電圧端子と前記第２
の電源電圧端子に共通の電源より電圧を供給することを
特徴とする信号処理装置が得られる。
、該基準電圧端子の電圧を基準として電圧全発生するレ
ベルシフト回路と、ｌ前記レベルシフト回路の出力電圧
を基準電圧として信号を出力する出力信号発生回路と、
出力端子とを具備する初段ｌ信号処理回路と、第２の電
源電圧端子と入力端子を具備する２段目信号処理回路を
含み、前記第１の電源電圧端子には前記第２の電源電圧
端子に対するよりも高電圧が印加され、前記入力端子と
前記出力端子が接続され、前記基準電圧端子と前記第２
の電源電圧端子に共通の電源より電圧を供給することを
特徴とする信号処理装置が得られる。
５−
次に図面を参照して本発明の詳細な説明する。
第２図は本発明による２つの縦続接続された信号処理回
路より構成される信号処理装置の一実施例のブロック回
路図である。第２図において初段信号処理回路１２は、
第１の電源電圧端子９．基準電圧端子１０．出力端子５
を有し、信号処理回路本体２．レベルフット回路１１．
出力信号発生回路３より構成され、出力端子５は２段目
信号処理回路７の入力端子６に接続され、２段目信号処
理回路７の第２の電源電圧端子８と、初段信号処理回路
１２の基準電圧端子１０には同一電源より電圧が印加さ
れ、第１の電源電圧端子９には第２の電源電圧端子８に
対するものよりは高電位の必要電圧が印加される。
路より構成される信号処理装置の一実施例のブロック回
路図である。第２図において初段信号処理回路１２は、
第１の電源電圧端子９．基準電圧端子１０．出力端子５
を有し、信号処理回路本体２．レベルフット回路１１．
出力信号発生回路３より構成され、出力端子５は２段目
信号処理回路７の入力端子６に接続され、２段目信号処
理回路７の第２の電源電圧端子８と、初段信号処理回路
１２の基準電圧端子１０には同一電源より電圧が印加さ
れ、第１の電源電圧端子９には第２の電源電圧端子８に
対するものよりは高電位の必要電圧が印加される。
出力信号発生回路３は基準電圧端子１０に印加される電
圧をレベルシフト回路１１によってレベルシフトされた
電圧を基準として出力信号振幅を決定するような回路構
成とする。２段目信号処理回路７の許容動作入力振幅は
使用回路素子、電源電圧端子８に印加される電圧によっ
て決定される。
圧をレベルシフト回路１１によってレベルシフトされた
電圧を基準として出力信号振幅を決定するような回路構
成とする。２段目信号処理回路７の許容動作入力振幅は
使用回路素子、電源電圧端子８に印加される電圧によっ
て決定される。
−６＝
通常、出力端子５の出力信号振幅は基準電圧端子１０に
印加される電圧の変動と同一方向に変動し、入力端子６
の許容動作入力信号振幅も同じく電源電圧端子８に印加
される電圧の変動に対して同一方向に変動する。
印加される電圧の変動と同一方向に変動し、入力端子６
の許容動作入力信号振幅も同じく電源電圧端子８に印加
される電圧の変動に対して同一方向に変動する。
従って、基準電圧端子１０に２段目信号処理回路７の電
源電圧端子８と共通に電圧を供給することによって、電
源電圧変動に対する２段目信号処理回路７の許容動作入
力信号振幅の変動に対して初段信号処理回路ｌの出力信
号振幅はほぼ追従して変化し、出力端子５．入力端子６
間の信号伝達においては前述のような従来回路でみられ
た動作不具合は生じない。
源電圧端子８と共通に電圧を供給することによって、電
源電圧変動に対する２段目信号処理回路７の許容動作入
力信号振幅の変動に対して初段信号処理回路ｌの出力信
号振幅はほぼ追従して変化し、出力端子５．入力端子６
間の信号伝達においては前述のような従来回路でみられ
た動作不具合は生じない。
本発明は使用電源電圧の異なる２つの信号処理回路が縦
続接続された信号処理−装置において、２段目の電源電
圧によって初段の信号処理回路の出力信号振幅が決定さ
れる構成により、電源電圧変動に対して安定な動作が得
られる効果がある。
続接続された信号処理−装置において、２段目の電源電
圧によって初段の信号処理回路の出力信号振幅が決定さ
れる構成により、電源電圧変動に対して安定な動作が得
られる効果がある。
第１図は２つの縦続接続された信号処理回路より構成さ
れる信号処理装置の従来の構成例を説明するブロック図
、第２図は本発明信号処理装置の一実施例のブロック図
である。 １．１２・・・・・・初段信号処理回路、２・・・・・
・信号処理回路本４本、３・・・・・・出力信号発生回
路、４，８．９・・・・・・電源電圧端子、５・−・・
・・信号出力端子、６・・・・・・信号入力端子、７・
・・・・・２段目信号処理回路、１０・・・・・・基準
電圧端子、１１・・・・・・レベルシフト回路。 Ｌ ＋ Ｊ
れる信号処理装置の従来の構成例を説明するブロック図
、第２図は本発明信号処理装置の一実施例のブロック図
である。 １．１２・・・・・・初段信号処理回路、２・・・・・
・信号処理回路本４本、３・・・・・・出力信号発生回
路、４，８．９・・・・・・電源電圧端子、５・−・・
・・信号出力端子、６・・・・・・信号入力端子、７・
・・・・・２段目信号処理回路、１０・・・・・・基準
電圧端子、１１・・・・・・レベルシフト回路。 Ｌ ＋ Ｊ
Claims (1)
- 第１の電源電圧端子と、基準電圧端子と、該基準電圧端
子の電圧を基準として電圧を発生するレベルシフト回路
と、該レベルシフト回路の出力電圧を基準゛磁圧として
信号を出力する出力信号発生回路と、出力端子とを具備
する初段信号処理回路と、第２の電源電圧端子と入力端
子を具備する２段目信号処理回路を含み、前記第１の電
源電圧端子には前記第２の電源電圧端子に対するよりも
高電圧が印加され、前記入力端子と前記出力端子が接続
され、前記基準電圧端子と前記第２の電源電圧端子に共
通の電源より電圧を供給す４ことを特徴とする信号処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144770A JPS6035834A (ja) | 1983-08-08 | 1983-08-08 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144770A JPS6035834A (ja) | 1983-08-08 | 1983-08-08 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6035834A true JPS6035834A (ja) | 1985-02-23 |
Family
ID=15370010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58144770A Pending JPS6035834A (ja) | 1983-08-08 | 1983-08-08 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6035834A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115037A (en) * | 1980-02-16 | 1981-09-10 | Sony Corp | Interface circuit |
-
1983
- 1983-08-08 JP JP58144770A patent/JPS6035834A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115037A (en) * | 1980-02-16 | 1981-09-10 | Sony Corp | Interface circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483152A (en) | Wide range power supply for integrated circuits | |
| US20040136213A1 (en) | Step-down circuit, power supply circuit, and semiconductor integrated circuit | |
| JPS5873881A (ja) | Ｉｃテスタ | |
| DE69205064T2 (de) | Quartz-Schaltung mit niedriger Leistung. | |
| DE60036727T2 (de) | Differentialverstärker | |
| US6445240B1 (en) | Dynamic bias circuitry utilizing early voltage clamp and translinear techniques | |
| US20070188230A1 (en) | Differential signal receiver | |
| US4330756A (en) | Audio-frequency amplifying device | |
| US5397940A (en) | Buffer system with reduced interference | |
| KR19990087228A (ko) | 내부전압 기준출력 구동기 | |
| US5323065A (en) | Semiconductor integrated circuit device having edge trigger flip-flop circuit for decreasing delay time | |
| JPS6035834A (ja) | 信号処理装置 | |
| US6583746B2 (en) | A/D converter with high speed input circuit | |
| EP0125706A2 (en) | Signal interface circuit for a television monitor | |
| US5425094A (en) | Cross point switch with power failure mode | |
| US20030162345A1 (en) | Differential output driver | |
| GB2224619A (en) | Dialer circuit | |
| JPH08195666A (ja) | 電流スイッチ回路 | |
| JPS62160852A (ja) | 信号絶縁回路 | |
| US6700413B1 (en) | Symmetric current mode logic | |
| US20050156624A1 (en) | Receiver circuit arrangement having an inverter circuit | |
| JP2929866B2 (ja) | 入力回路 | |
| EP1382123B1 (en) | Digital to analog converter. | |
| JP2704069B2 (ja) | 出力バッファ | |
| JPH10163847A (ja) | 信号伝送用インタフェース回路 |