JPH02143178A - 電圧調整回路 - Google Patents
電圧調整回路Info
- Publication number
- JPH02143178A JPH02143178A JP29891688A JP29891688A JPH02143178A JP H02143178 A JPH02143178 A JP H02143178A JP 29891688 A JP29891688 A JP 29891688A JP 29891688 A JP29891688 A JP 29891688A JP H02143178 A JPH02143178 A JP H02143178A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- test
- input signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子ボリューノ、等の電圧調整回路に係り、
特にその電圧調整回路の機能試験に適した構成を有する
電圧調整回路に関する。
特にその電圧調整回路の機能試験に適した構成を有する
電圧調整回路に関する。
各種電子機器においては、人力される信号電圧のレベル
を任意に調整するための電圧調整回路が用いられる。電
圧調整に当っては、手動の場合のほか、電子機器の自動
化に伴なって電子的にコントロールする自動調整機能が
要請されている。
を任意に調整するための電圧調整回路が用いられる。電
圧調整に当っては、手動の場合のほか、電子機器の自動
化に伴なって電子的にコントロールする自動調整機能が
要請されている。
かかる電圧調整回路について性能評価を行うために種々
の試験が行われる。試験項目としては、各信号電力電圧
レベルの試験を行う直流試験、周波数応答を試験するた
めの伝送試験や他の試験に比べて比較的短時間で済む機
能試験がある。本発明は、この機能試験を行うに好適な
電圧調整回路に関するものである。
の試験が行われる。試験項目としては、各信号電力電圧
レベルの試験を行う直流試験、周波数応答を試験するた
めの伝送試験や他の試験に比べて比較的短時間で済む機
能試験がある。本発明は、この機能試験を行うに好適な
電圧調整回路に関するものである。
まず、従来の電圧調整回路の概要を第１０図に示す。電
圧調整回路は入力信号電圧ＶＩＮを複数段のレベルの電
圧に分圧する分圧回路１００と、その分圧回路１００に
直列に接続された負荷回路１０１と、分圧回路１００の
各段の出力信号電圧のいずれか一つを選択的に出力する
選択回路１０２とを備えて構成される。第１０図中、■
は基準電圧、■ は出力信号電圧である。
圧調整回路は入力信号電圧ＶＩＮを複数段のレベルの電
圧に分圧する分圧回路１００と、その分圧回路１００に
直列に接続された負荷回路１０１と、分圧回路１００の
各段の出力信号電圧のいずれか一つを選択的に出力する
選択回路１０２とを備えて構成される。第１０図中、■
は基準電圧、■ は出力信号電圧である。
ＲＥ Ｆ ＯＵ Ｔ
分圧回路１００と負荷回路１０１とは入力信号電圧Ｖ
と基準電圧Ｖ 間において直列回路をｌ Ｎ
ＲＥＦ 構成し、その直列回路に流れる電流による電圧降下分が
各段の分圧電圧として出力される。
と基準電圧Ｖ 間において直列回路をｌ Ｎ
ＲＥＦ 構成し、その直列回路に流れる電流による電圧降下分が
各段の分圧電圧として出力される。
選択回路］、０２は、例えばトランスミッションゲート
等を用いたトランジスタスイッチング回路で構成され、
スイッチングコントロール信号Ｓ１゜Ｓ２により分圧回
路１００のいずれかのレベルの出力信号電圧を選択する
。試験に際しては、スイッチングコントロール信号Ｓ
、Ｓ により、分圧回路１００の各レベルごとの出力信
号電圧を選択し、個々のレベルのそれぞれについて最大
振幅値ＶＯＨおよび最小振幅値ＶＯＬ （図示せず）を
設定して、当該選択された電圧レベルがこの最大振幅値
ＶＯＲと最小振幅値ＶＯＬ内にあるか否かについて検査
を行う。
等を用いたトランジスタスイッチング回路で構成され、
スイッチングコントロール信号Ｓ１゜Ｓ２により分圧回
路１００のいずれかのレベルの出力信号電圧を選択する
。試験に際しては、スイッチングコントロール信号Ｓ
、Ｓ により、分圧回路１００の各レベルごとの出力信
号電圧を選択し、個々のレベルのそれぞれについて最大
振幅値ＶＯＨおよび最小振幅値ＶＯＬ （図示せず）を
設定して、当該選択された電圧レベルがこの最大振幅値
ＶＯＲと最小振幅値ＶＯＬ内にあるか否かについて検査
を行う。
上記従来の電圧調整回路においては、機能試験を行うに
際して、各レベルの出力信号電圧のそれぞれについて最
大振幅値ＶＯＨ１最小振幅値ＶＯＬを設定した測定を行
なわなければならず、多くの試験時間と作業手間を必要
とするものであった。
際して、各レベルの出力信号電圧のそれぞれについて最
大振幅値ＶＯＨ１最小振幅値ＶＯＬを設定した測定を行
なわなければならず、多くの試験時間と作業手間を必要
とするものであった。
また、低いレベルの試験時には振幅が小さいため最大振
幅ｌ１ａＶＯＨと最小振幅値ＶＯＬの設定が困難であり
、事実上測定不可能な場合が生じおそれがあった。
幅ｌ１ａＶＯＨと最小振幅値ＶＯＬの設定が困難であり
、事実上測定不可能な場合が生じおそれがあった。
本発明は、機能試験を行う場合に、確実、かっ、短時間
で全レベルに灼応する回路の試験を行うことが可能な電
圧調整回路を提供することを目的とする。
で全レベルに灼応する回路の試験を行うことが可能な電
圧調整回路を提供することを目的とする。
上記課題を解決するために、本発明は、入力信号電圧Ｖ
ＩＮを数数の異なるレベルの電圧に分圧する分圧回路１
００と、この分圧回路１００の出力信号電圧のいずれか
一のレベルの電圧を選択的に出力する選択回路１０２と
、を備えた電圧調整回路において、当該電圧調整回路の
試験時に、前記分圧回路１００の一端に前記入力信号電
圧”ＩＮを印加した状態で当該分圧回路１００を流れる
電流を遮断するスイッチ回−路２００を備えて構成する
。
ＩＮを数数の異なるレベルの電圧に分圧する分圧回路１
００と、この分圧回路１００の出力信号電圧のいずれか
一のレベルの電圧を選択的に出力する選択回路１０２と
、を備えた電圧調整回路において、当該電圧調整回路の
試験時に、前記分圧回路１００の一端に前記入力信号電
圧”ＩＮを印加した状態で当該分圧回路１００を流れる
電流を遮断するスイッチ回−路２００を備えて構成する
。
Ｃ作用〕
本発明によれば、スイッチ回路２００は、試験時におい
て分圧回路１，００の電流を遮断するが、分圧回路１０
０の一端には人力信号電圧を印加した状態にする。
て分圧回路１，００の電流を遮断するが、分圧回路１０
０の一端には人力信号電圧を印加した状態にする。
そうすると、分圧回路１００の全分圧段には依然として
人力信号電圧ＶＩＮが印ＩＪＩＩされてはいるが、電流
が流れないので各分圧段での電圧降下はなく、各分圧段
からは全て同じ値の出力信号電圧Ｖ。、□（−Ｖ 、Ｎ
）が現われる。
人力信号電圧ＶＩＮが印ＩＪＩＩされてはいるが、電流
が流れないので各分圧段での電圧降下はなく、各分圧段
からは全て同じ値の出力信号電圧Ｖ。、□（−Ｖ 、Ｎ
）が現われる。
その結果、各分圧段ごとにそのレベルに合せた最大振幅
値ＶＯＨ１最小振幅値ＶＯＬを設定する必要がなく、ま
た出力信号電圧Ｖ が低過ぎてＵＴ 最大振幅値ＶＯＨ，最小振幅値ＶＯＬの設定が困難とな
る問題は発生しない。よって、短時間でかつ確実に機能
試験を行うことができる。
値ＶＯＨ１最小振幅値ＶＯＬを設定する必要がなく、ま
た出力信号電圧Ｖ が低過ぎてＵＴ 最大振幅値ＶＯＨ，最小振幅値ＶＯＬの設定が困難とな
る問題は発生しない。よって、短時間でかつ確実に機能
試験を行うことができる。
次に、本発明の実施例を図面に基づいて説明する。
第１実施例（第２図〜第６図参照）
第２図に第１実施例の概要を示す。この第２図において
、破線で囲まれる主回路１０３は第１０図に示す従来の
電圧調整回路と同一であり、同一の符号を附してその説
明は省略する。
、破線で囲まれる主回路１０３は第１０図に示す従来の
電圧調整回路と同一であり、同一の符号を附してその説
明は省略する。
第２図において第１０図と異なるのは、入力信号端子■
と分圧回路１００との間に動作モード切替用のスイッチ
回路２００が挿入されている点である。このスイッチ回
路２００の詳細を第３図に示す。
と分圧回路１００との間に動作モード切替用のスイッチ
回路２００が挿入されている点である。このスイッチ回
路２００の詳細を第３図に示す。
第３図に示すように、スイッチ回路２００は、入力信号
端子Ｉと分圧回路１００の高電位側端子１００ ｔ＋と
の間に挿入された通常動作用接点２０１と、入力信号端
子Ｉと分圧回路１００の低電位側端子１−００Ｌとの間
に挿入されたテスト動作用接点２０２と、を備えて構成
される。通常動作用接点２０１は通常動作時にＯＮ（閉
）となり、テスト時にＯＦＦ （開）となる。これとは
逆に、テスト動作用接点２０２は通常動作時にＯＦＦと
なり、テスト時にＯＮとなる。
端子Ｉと分圧回路１００の高電位側端子１００ ｔ＋と
の間に挿入された通常動作用接点２０１と、入力信号端
子Ｉと分圧回路１００の低電位側端子１−００Ｌとの間
に挿入されたテスト動作用接点２０２と、を備えて構成
される。通常動作用接点２０１は通常動作時にＯＮ（閉
）となり、テスト時にＯＦＦ （開）となる。これとは
逆に、テスト動作用接点２０２は通常動作時にＯＦＦと
なり、テスト時にＯＮとなる。
以上のスイッチ回路２００および回路１０３の具体例を
第４図に示す。
第４図に示す。
第４図に示すように、分圧回路１００は複数の抵抗Ｒ１
〜Ｒ４を縦列接続し、各接続点における分圧電圧を選択
回路１０２の各トランスミッションゲートＴ Ｇ ｔの
ドレインに与えるようにしたものである。
〜Ｒ４を縦列接続し、各接続点における分圧電圧を選択
回路１０２の各トランスミッションゲートＴ Ｇ ｔの
ドレインに与えるようにしたものである。
負荷回路１０１は分圧回路１００の低電位側端子１００
、から基準信号端子ＲＥＦに接続された負荷抵抗であ
る。したがって、入力信号端子■と基準信号端子ＲＥＦ
間において、抵抗Ｒ１〜Ｒ４と負荷回路１０１とは直列
回路を構成し、このｎ列回路を流れる電流によって各分
ＪＩ電圧が決まることとなる。
、から基準信号端子ＲＥＦに接続された負荷抵抗であ
る。したがって、入力信号端子■と基準信号端子ＲＥＦ
間において、抵抗Ｒ１〜Ｒ４と負荷回路１０１とは直列
回路を構成し、このｎ列回路を流れる電流によって各分
ＪＩ電圧が決まることとなる。
選択回路１０２は各抵抗Ｒ””” Ｒ４の接続点にドレ
インが接続され、ゲートにスイッチングコントロール信
号ＳＩが与えられて０Ｎ−ＯＦＦ動作を行うトランスミ
ッションゲートＴ Ｇ １およびインバータＩＮＶ、と
、トランスミッションゲートＴ Ｇ １のソースからの
出力をドレインで受け、ゲートに与えられるスイッチン
グコントロール信号Ｓ２によって０Ｎ−ＯＦＦ動作を行
うトランスミッションゲートＴＧ２およびインノにりＴ
ＮＶ２と、トランスミッションゲートＴＧ２の出力信号
電圧を外部へ出力するためのボルテージホロア回路１０
４とから構成される。
インが接続され、ゲートにスイッチングコントロール信
号ＳＩが与えられて０Ｎ−ＯＦＦ動作を行うトランスミ
ッションゲートＴ Ｇ １およびインバータＩＮＶ、と
、トランスミッションゲートＴ Ｇ １のソースからの
出力をドレインで受け、ゲートに与えられるスイッチン
グコントロール信号Ｓ２によって０Ｎ−ＯＦＦ動作を行
うトランスミッションゲートＴＧ２およびインノにりＴ
ＮＶ２と、トランスミッションゲートＴＧ２の出力信号
電圧を外部へ出力するためのボルテージホロア回路１０
４とから構成される。
スイッチ回路２００は通常動作用接点２０１としてトラ
ンスミッションゲートＴＧ３を用い、テスト動作用接点
２０２としてトランスミッションゲートＴＧ４を用いた
ものである。インバータＩＮＶ３は、テスト入力信号Ｓ
３の論理をトランスミッションゲートＴＧ 、ＴＧ４
に合わせるためのものである。
ンスミッションゲートＴＧ３を用い、テスト動作用接点
２０２としてトランスミッションゲートＴＧ４を用いた
ものである。インバータＩＮＶ３は、テスト入力信号Ｓ
３の論理をトランスミッションゲートＴＧ 、ＴＧ４
に合わせるためのものである。
次に動作を説明する。
第５図に通常動作モードおよびテストモードにおけるテ
スト入力信号Ｓ １スイッチングコント０−小信号Ｓ
、Ｓ と入力信号電圧Ｖ 、出力１ ２
ＩＮ 信号電電圧 の関係を示す。通常動作モードにＵＴ おいてはテスト入力信号Ｓ３は論理“Ｌ°レベル、テス
トモードではテスト人力信号ｓ３は論理″Ｈ”レベルと
する。
スト入力信号Ｓ １スイッチングコント０−小信号Ｓ
、Ｓ と入力信号電圧Ｖ 、出力１ ２
ＩＮ 信号電電圧 の関係を示す。通常動作モードにＵＴ おいてはテスト入力信号Ｓ３は論理“Ｌ°レベル、テス
トモードではテスト人力信号ｓ３は論理″Ｈ”レベルと
する。
いま、第６図（ａ）に示す入力信号電圧ｖｌＮＩＪ・ら
与えられたとする。このとき、テスト入力信号Ｓ３が°
Ｌルベルにあると、通常動作用接点２０１はＯＮでテス
（・動作用接点２０２はＯＦＦである。したがって、入
力信号電圧ＶＩＮによる電流が高電位側端子１００ 、
、から抵抗Ｒ１〜Ｒ４、低電位側端子１００ 、負荷回
路１０１、基準信り 対端子ＲＥＦの経路で流れ、それによって生じた電圧降
下分、すなわち分圧電圧が各トランスミッションゲート
ＴＧ、に出力される。このときのスイッチングコントロ
ール信号Ｓｌとスイッチングコントロール信号Ｓ２の信
号論理により、第５図に示すような出力信号電圧Ｖ
が選択的に出力ＯＵＴ される。この出力信号電圧Ｖ はスイッチング０［Ｊ
Ｔ コン）０−ルｔｖ号ｓ、とスイッチングコントロール信
号Ｓ２を順次第５図に従って切換えることにより、第６
図（ｂ）に示すような波形となる。なお、基準電圧Ｖ
はＧＮＤ電位電位抵抗−１〜Ｒ４ ＥＰべて同値とする。このように、通常動作モードでは
テスト入力１ｇ号Ｓ３を′Ｌ″レベルに固定し、スイッ
チングコントロール信号ＳＩとスイッチングコントロー
ル１８号Ｓ２を適宜組み合せることにより任意の可変出
力信号電圧Ｖ に調整すＵＴ ることかできる。
与えられたとする。このとき、テスト入力信号Ｓ３が°
Ｌルベルにあると、通常動作用接点２０１はＯＮでテス
（・動作用接点２０２はＯＦＦである。したがって、入
力信号電圧ＶＩＮによる電流が高電位側端子１００ 、
、から抵抗Ｒ１〜Ｒ４、低電位側端子１００ 、負荷回
路１０１、基準信り 対端子ＲＥＦの経路で流れ、それによって生じた電圧降
下分、すなわち分圧電圧が各トランスミッションゲート
ＴＧ、に出力される。このときのスイッチングコントロ
ール信号Ｓｌとスイッチングコントロール信号Ｓ２の信
号論理により、第５図に示すような出力信号電圧Ｖ
が選択的に出力ＯＵＴ される。この出力信号電圧Ｖ はスイッチング０［Ｊ
Ｔ コン）０−ルｔｖ号ｓ、とスイッチングコントロール信
号Ｓ２を順次第５図に従って切換えることにより、第６
図（ｂ）に示すような波形となる。なお、基準電圧Ｖ
はＧＮＤ電位電位抵抗−１〜Ｒ４ ＥＰべて同値とする。このように、通常動作モードでは
テスト入力１ｇ号Ｓ３を′Ｌ″レベルに固定し、スイッ
チングコントロール信号ＳＩとスイッチングコントロー
ル１８号Ｓ２を適宜組み合せることにより任意の可変出
力信号電圧Ｖ に調整すＵＴ ることかできる。
一方、試験を行う場合には、第５図に示すように、テス
ト入力信号Ｓ３を”Ｈ”レベルとし、テストモードする
。このとき、スイッチングコントロール信号Ｓ１とスイ
ッチングコントロール信号Ｓ は不定である。テスト入
力信号Ｓ３を“Ｈ′レベルにすると、通常動作用接点２
０１はＯＦＦでテスト動作用接点２０２はＯＮに転する
。すると、入力信号端子Ｉと高電位側端子１００ 、、
との間が遮断され、これに代ってテスト動作用接点２０
２を経由したバイパスループが低電位側端子１００Ｌと
の間に形成される。電流は分圧回路１００を経由せず、
人力信号端子Ｉ、テスト動作用接点２０２、低電位側端
子１００ 、負荷回路１０１、基準信号端子ＲＥＦの経
路で流れる。分圧回路１００はバイパスされるから、各
抵抗Ｒｉ〜Ｒ４に電圧降下は発生しない。しかし、低電
位側端子１００ には入力信号電圧ｖＩＮが与えられし ており、したがって、抵抗Ｒ〜Ｒ１高電位側端子１００
のいずれの点も入力信号電圧ＶＩＮと同電位が印加さ
れることになり、第６図（Ｃ）に示すように、この入力
信号電圧ＶＩＮがそのままトランスミッションゲートＴ
Ｇ、に出力されることとなる。
ト入力信号Ｓ３を”Ｈ”レベルとし、テストモードする
。このとき、スイッチングコントロール信号Ｓ１とスイ
ッチングコントロール信号Ｓ は不定である。テスト入
力信号Ｓ３を“Ｈ′レベルにすると、通常動作用接点２
０１はＯＦＦでテスト動作用接点２０２はＯＮに転する
。すると、入力信号端子Ｉと高電位側端子１００ 、、
との間が遮断され、これに代ってテスト動作用接点２０
２を経由したバイパスループが低電位側端子１００Ｌと
の間に形成される。電流は分圧回路１００を経由せず、
人力信号端子Ｉ、テスト動作用接点２０２、低電位側端
子１００ 、負荷回路１０１、基準信号端子ＲＥＦの経
路で流れる。分圧回路１００はバイパスされるから、各
抵抗Ｒｉ〜Ｒ４に電圧降下は発生しない。しかし、低電
位側端子１００ には入力信号電圧ｖＩＮが与えられし ており、したがって、抵抗Ｒ〜Ｒ１高電位側端子１００
のいずれの点も入力信号電圧ＶＩＮと同電位が印加さ
れることになり、第６図（Ｃ）に示すように、この入力
信号電圧ＶＩＮがそのままトランスミッションゲートＴ
Ｇ、に出力されることとなる。
その結果、分圧回路１００における各分圧電圧レベルご
とに最大振幅値ＶＯＨ，最小振幅値ＶＯＬを設定する必
要がなく、当該回路１０３の健全性をテストすることが
可能となる。また、出力信号電圧Ｖ は入力信号電圧
ｖｌＮより低下しＵＴ ないから電圧が低過ぎて最大振幅値ＶＯＨ１最小振幅値
ＶＯＬの設定ができないという問題は解消される。
とに最大振幅値ＶＯＨ，最小振幅値ＶＯＬを設定する必
要がなく、当該回路１０３の健全性をテストすることが
可能となる。また、出力信号電圧Ｖ は入力信号電圧
ｖｌＮより低下しＵＴ ないから電圧が低過ぎて最大振幅値ＶＯＨ１最小振幅値
ＶＯＬの設定ができないという問題は解消される。
第２実施例（第７図〜第９図参照）
第２実施例は、第１実施例がスイッチ回路２００を入力
信号端子Ｉと分圧回路１００との間に挿入したものであ
るのに対し、スイッチ回路３００を負荷回路１０１と基
準信号端子ＲＥＦとの間に挿入したものである。この第
２実施例において、第１０図および第１実施例と同一の
部分には同一の符号を附してその説明は省略する。
信号端子Ｉと分圧回路１００との間に挿入したものであ
るのに対し、スイッチ回路３００を負荷回路１０１と基
準信号端子ＲＥＦとの間に挿入したものである。この第
２実施例において、第１０図および第１実施例と同一の
部分には同一の符号を附してその説明は省略する。
第７図に第２実施例の概要を示す。第７図かられかるよ
うに、スイッチ回路３００は負荷回路１０１と基準信号
端子ＲＥＦとの間に挿入されている。このスイッチ回路
３００の詳細を第８図に示す。
うに、スイッチ回路３００は負荷回路１０１と基準信号
端子ＲＥＦとの間に挿入されている。このスイッチ回路
３００の詳細を第８図に示す。
第８図に示すように、スイッチ回路３００は分圧回路１
００、負荷回路１０１、基準信号端子ＲＥＦの直列回路
内に直列に挿入された接点であり、通常動作モードでＯ
Ｎ、テストモードでＯＦＦに切換えられる。
００、負荷回路１０１、基準信号端子ＲＥＦの直列回路
内に直列に挿入された接点であり、通常動作モードでＯ
Ｎ、テストモードでＯＦＦに切換えられる。
以上のスイッチ回路３００と回路１０３の具体例を第９
図に示す。この第９図に示すように、スイッチ回路３０
０はテスト入力信号Ｓ３によって０Ｎ−ＯＦＦ制御され
るトランスミッションゲートＴＧ５と、ゲート論理調整
用のインバータＩＮＶ４とにより措成される。回路１０
３は先に説明したのでその説明は省略する。
図に示す。この第９図に示すように、スイッチ回路３０
０はテスト入力信号Ｓ３によって０Ｎ−ＯＦＦ制御され
るトランスミッションゲートＴＧ５と、ゲート論理調整
用のインバータＩＮＶ４とにより措成される。回路１０
３は先に説明したのでその説明は省略する。
次に動作を簡単に説明する。
通常動作モードに押いて、テスト入力信号Ｓ３はＬ′
レベルとし、このときスイッチ回路３００はＯＮであり
、直列回路に電流が流れて第５図に示すように出力信号
電圧Ｖ が生じる。
レベルとし、このときスイッチ回路３００はＯＮであり
、直列回路に電流が流れて第５図に示すように出力信号
電圧Ｖ が生じる。
ＵＴ
テストモードにおいては、テスト入力信号Ｓ３を“Ｈル
ベルとし、このときスイッチ回路３００はＯＦＦである
から電流が遮断され、分圧回路１００での分圧電圧は生
じない。しかし、高電位側端子１００ 、、には依然と
して入力信号電圧ｖＩＮが印加されており、したがって
、抵抗Ｒ−Ｈの各点および低電位側端子１００Ｌに１
．４ は入力信号電圧ＶＩＮがそのまま現われることとなる。
ベルとし、このときスイッチ回路３００はＯＦＦである
から電流が遮断され、分圧回路１００での分圧電圧は生
じない。しかし、高電位側端子１００ 、、には依然と
して入力信号電圧ｖＩＮが印加されており、したがって
、抵抗Ｒ−Ｈの各点および低電位側端子１００Ｌに１
．４ は入力信号電圧ＶＩＮがそのまま現われることとなる。
その結果、各分圧電圧レベルごとの最大振幅値ＶＯＨ１
最小振幅値ＶＯＬを設定することなくテストできる。ま
た、出力信号電圧Ｖ はＵＴ 入力信号電圧Ｖ１−り低下しないから最大振幅値ＶＯＨ
，！小振幅値ＶＯＬを設定できないという問題は解消さ
れる。
最小振幅値ＶＯＬを設定することなくテストできる。ま
た、出力信号電圧Ｖ はＵＴ 入力信号電圧Ｖ１−り低下しないから最大振幅値ＶＯＨ
，！小振幅値ＶＯＬを設定できないという問題は解消さ
れる。
以上の通り、本発明によれば、機能試験を行う場合に、
確実、かつ、短時間で全分圧電圧レベルの試験を行うこ
とが可能となる。
確実、かつ、短時間で全分圧電圧レベルの試験を行うこ
とが可能となる。
第１図は本発明の原理説明図、
第２図は第１実施例のブロック図、
第３図は第１実施例の詳細ブロック図、第４図は第１実
施例の具体例を示すブロック図、第５図は各動作モード
の信号関係の説明図、第６図は各信号波形を示す説明図
、 ｆｆ１７図は第２実施例のブロック図、第８図は第２実
施例の詳細ブロック図、第９図は第２実施例の具体例を
示すブロック図、第１０図は従来の電圧調整回路のブロ
ック図である。 １００・・・分圧回路 ｉ ｏ ｏ 、、・・・高電位側端子 １００ 、・・・低電位側端子 １０１・・・負荷回路 １０２・・・選択回路 １０３・・・主回路 １０４・・・ボルテージホロア回路 ２００・・・スイッチ回路 ２０１・・・通常動作用接点 ２０２・・・テスト動作用接点 ３００・・・スイッチ回路 ■・・・入力端子 ０・・・出力端子 ＲＥＦ・・・基準端子 ＶＩＮ・・・人力信号電圧 Ｖ ・・・出力信号電圧 ＵＴ ■ ・・・基′ｒ＄電圧 ＲＥＦ Ｓｌ、Ｓ２・・・スイッチングコントロール信号Ｓ３・
・・テス］・人力信号 本発明の原理説明図 第１図 第 図 各動作モードの（８号関係の説明図 第 ５ 図 各信号波形を示す説明図 第 ６ 図 ＶＲＥＦ 第２実施例の尺体例を示すプロ、クス 第９図 従来の電圧調整回路のフ 第１０図 クズ
施例の具体例を示すブロック図、第５図は各動作モード
の信号関係の説明図、第６図は各信号波形を示す説明図
、 ｆｆ１７図は第２実施例のブロック図、第８図は第２実
施例の詳細ブロック図、第９図は第２実施例の具体例を
示すブロック図、第１０図は従来の電圧調整回路のブロ
ック図である。 １００・・・分圧回路 ｉ ｏ ｏ 、、・・・高電位側端子 １００ 、・・・低電位側端子 １０１・・・負荷回路 １０２・・・選択回路 １０３・・・主回路 １０４・・・ボルテージホロア回路 ２００・・・スイッチ回路 ２０１・・・通常動作用接点 ２０２・・・テスト動作用接点 ３００・・・スイッチ回路 ■・・・入力端子 ０・・・出力端子 ＲＥＦ・・・基準端子 ＶＩＮ・・・人力信号電圧 Ｖ ・・・出力信号電圧 ＵＴ ■ ・・・基′ｒ＄電圧 ＲＥＦ Ｓｌ、Ｓ２・・・スイッチングコントロール信号Ｓ３・
・・テス］・人力信号 本発明の原理説明図 第１図 第 図 各動作モードの（８号関係の説明図 第 ５ 図 各信号波形を示す説明図 第 ６ 図 ＶＲＥＦ 第２実施例の尺体例を示すプロ、クス 第９図 従来の電圧調整回路のフ 第１０図 クズ
Claims (1)
- 【特許請求の範囲】 入力信号電圧（Ｖ＿Ｉ＿Ｎ）を複数の異なるレベルの電
圧に分圧する分圧回路（１００）と、この分圧回路（１
００）の出力信号電圧のいずれか一のレベルの電圧を選
択的に出力する選択回路（１０２）と、を備えた電圧調
整回路において、 当該電圧調整回路の試験時に、前記分圧回路（１００）
の一端に前記入力信号電圧（Ｖ＿Ｉ＿Ｎ）を印加した状
態で当該分圧回路（１００）を流れる電流を遮断するス
イッチ回路（２００、３００）を備えたことを特徴とす
る電圧調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29891688A JPH02143178A (ja) | 1988-11-25 | 1988-11-25 | 電圧調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29891688A JPH02143178A (ja) | 1988-11-25 | 1988-11-25 | 電圧調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143178A true JPH02143178A (ja) | 1990-06-01 |
Family
ID=17865835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29891688A Pending JPH02143178A (ja) | 1988-11-25 | 1988-11-25 | 電圧調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143178A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008153070A1 (ja) * | 2007-06-14 | 2010-08-26 | ライオン株式会社 | 歯ブラシ |
-
1988
- 1988-11-25 JP JP29891688A patent/JPH02143178A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008153070A1 (ja) * | 2007-06-14 | 2010-08-26 | ライオン株式会社 | 歯ブラシ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4710704A (en) | IC test equipment | |
| JP2654352B2 (ja) | 半導体集積回路 | |
| US4712058A (en) | Active load network | |
| US5608329A (en) | Circuit test device | |
| US4385275A (en) | Method and apparatus for testing an integrated circuit | |
| JP3157683B2 (ja) | 半導体集積回路の静止時電流測定法、半導体集積回路 | |
| JPH02143178A (ja) | 電圧調整回路 | |
| CN113711065A (zh) | 半导体集成电路装置和半导体集成电路装置的检查方法 | |
| JPH0949866A (ja) | 集積回路 | |
| JPH01202025A (ja) | モード切替回路 | |
| JPS5820942Y2 (ja) | 電源試験用負荷装置 | |
| KR0177408B1 (ko) | 출력 전류 콘트롤 회로 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JPH0352692B2 (ja) | ||
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JPH08162937A (ja) | 半導体装置の出力回路 | |
| KR840001544B1 (ko) | Mos 장치용 테스트 회로 | |
| JPH03172782A (ja) | 半導体集積回路 | |
| JPS6342484A (ja) | 集積回路装置 | |
| JPS6138469A (ja) | 低電圧電流源の負荷テスト回路 | |
| JPH0287715A (ja) | 出力回路 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH03191884A (ja) | 集積回路 | |
| JPS6222086A (ja) | 半導体集積回路 | |
| JPH02275378A (ja) | 半導体集積回路 |