JPS6035976A - 速度検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、速度検出方法に係り、特に、ディジタル式速
度制御装置における回転体の速度検出に用い、高精度で
、かつ高速から極低速寸での制御に好適な速度検出方法
に関するものである。

〔発明の背景〕

まず、回転体、たとえば電動機の速度制御をディジタル
式で行う方法を、第１図の従来例に係る速度制御装置の
ブロック図により説明する。

第１図において、１はマイクロコンピュータ、２は上位
のシステムから命令される速度指令部、３は、マイクロ
コンピュータｌで計算された電流指令を電力変換器４に
供給するためのゲート回路、５は制御用電動機である。

６は、１回転にｎ個のパルスを発生する、出力パルスｌ
？ＬＧに係るパルス発生器であり、制御用電動機５に直
結されており、７は速度検出回路である。

しかして、パルス発生器６からのパルスを測定シ、マイ
クロコンピュータ１のディジタル量としての速度検出値
Ｎｔを得るためには、信号処理回路を必要とする。

この方法として、特願昭５６−２０２９９５号「速度検
出方法」にも述べているように、一定時間に係る時間幅
τｄの間に発生するパルス発生器６のパルスの個数ＰＮ
を計数し、次式で速度検出値Ｎｔを得る方法である。

Ｎ Ｎｆ−ＫＩ□　・・・・・・　（１） τ　ｄ ここで、Ｋ１は定数。

この方法は、時間幅τｄが一定のため、零速度近辺の極
低速領域になると、パルス発生器６の出力パルスが時間
幅τｄの中に、１個ある場合と、全くない場合が生じ、
正確な速度検出が困難となるという、千金でない点を有
するものである。

〔発明の目的〕

本発明は、以上のような問題点にかんがみ開発されたも
ので、高速運転はもちろん、極低速回転でも連続的に速
度検出を可能にする速度検出方法の提供を、その目的と
するものである。

〔発明の概要〕

本発明に係る速度検出方法は、回転速度に比例して発生
するパルス発生器からのパルスを計数するパルスカウン
タに係る第１のカウンタと、そのパルス間隔を測定する
時間幅カウンタに係る第２のカウンタとを備え、前記第
１のカウンタの値ヲ第２のカウンタの値で除算を行って
回転数を演算するようにした速度検出方法において、パ
ルス発生器からのパルスで第１．第２のサンプリング回
路により、第１．第２のサンプリング時間を発生させ、
所定の回転数以上のときは、第１のサンプリング時間が
終了してから次のパルスで即時、回転数の演算を行い、
次のパルスが存在しない所定の回転数以下のときは、第
２のサンプリング時間が終了すると即時、回転数の演算
を行って、速度を検出するようにしたものである。

さらに付記すると、次のとおりである。

本発明は、特に、パルスが間欠的に存在する低速回転か
ら、パルスが存在しない零回転附近の回転数の測定に係
る速度検出方法を提供するものである。このため、第１
のサンプリング時間と第２のサンプリング時間を設ける
ようにしたものである。

すなわち、後述の第２図の（ａ）に示すように、第１の
サンプリングにだいし、第１のサンプリング時間τＢが
終了してから、次のパルスで即時、計算する方法、さら
に次のパルスが存在しないときは、第２図の（ｂ）に示
すように第２のサンプリングにだいし、第２のサンプリ
ング時間τＬが終了すると即時、回転数を演算する方法
により、その目的を達成するようにしたものである。ま
た、サンプリング時間τＳは、パルス発生器のパルス発
生個数、回転精度に対応し２て可変にすることができる
ようにしたものである。

〔発明の実施例〕

本発明に係る速度検出方法の一実施例を、第２図ないし
第１４図により説明する。

ここで、第２図は、本発明の一実施例に係る速度検出方
法のタイムチャート図で、（ａ）は第１のサンプリング
動作図、（ｂ）は第２のサンプリング動作図、第３図は
、その実施に供される速度検出装置のブロック図、第４
図は、その動作説明のフローチャート図、第５図は、そ
の記憶素子配置図、第６図は、そのプログラマブルタイ
マの機能構成図、第７図は、その要部の具体的回路図、
第８図は、その回転数検出のだめのタイムチャート図、
第９゜１０図は、そのマスクレジスタの説明図、第１１
゜１２図は、その割込みおよびメインのフローチャート
図、第１３．１４図は、その低速におけるタイムチャー
ト図である。

まず、第２図ないし第４図により説明する。

すなわち、第３図において、８は第１のサンプリング回
路に係る第１のサンプリング発生回路であり、一定周期
をもつイネーブルクロックパルスＥを用いて起動をかけ
たときに、図示の基準時間に係る第１のサンプリング時
間τ８を発生させるものである。

９は、第１のサンプリングの出力に係るパルスＴｓの時
間内にある、さきの第１図の・くルス発生器６のパルス
の個数ＰＮを計数するパルス個数計数回路、１０は、第
１のサンプリング時間τＢと次のパルス数１での、第２
図（ａ）の時間幅τｄをイネーブルクロックＥのパルス
で計測する時間幅測定回路、１１は、第２図（ｂ）に示
す第２のサンプリング時間τ■、を発生させる、第２の
サンプリング回路に係る第２のサンプリング発生回路、
１２は、パルスの個数ＰＮ、時間幅τｄの測定と、第１
のサンプリング時間τＳの終了、第２のサンプリング時
間τＩ、の終了等の各状態を表示する状態表示発生回路
である。

１３は、これらの状態の判別を行う状態判別回路、１４
は速度演算回路であシ、状態判別によりパルスの個数Ｐ
Ｎ、時間幅τｄ、第２のザンプリ（９） ング時間τＬ等を取り込み、速度の演算を行うようにす
るものである。

１５は、速度の演算結果と、さきの速度指令部２よりの
速度指令値とから速度制御を行うだめの速度制御演算回
路、１６は、速度制御演算結果を電流指令として、さぎ
の第１図の電力変換器４に供与するだめのデユーティ出
力発生回路である。

また、上記の状態判別回路１３は、第１のサンプリング
時間τＢの起動と、第２のサンプリング時間のτＬめ起
動を行うものである。

しかして、第３図の破線部１７は、マイクロコンピュー
タ１を用いてソフト処理を行える部分である。

以上の構成によるものの動作の流れを、第４゜５図によ
り説明する。

すなわち、５０で第１のサンプリング発生回路８と第２
のサンプリング発生回路１１とに、ソフトウェアによシ
起動をかけて、第１および第２のサンプリング時間τＳ
とτＬとを発生させ、５１で第１のサンプリング時間τ
Ｂが終了するまで待（１０） 機する。

この第１のサンプリング時間τＳが終了すると、第３図
の状態表示発生回路１２に信号が発生し、状態判別回路
１３で判別して、５２で第１のサンプリング時間τＳ内
にある、パルス発生器６からのパルスの個数ＰＮを測定
し、第５図に示しだ調の、ＰＮの値の待避エリヤ、すな
わちＰＮバッファ（以下、そのメモリ値をＰＮＢという
。他も同じ。）７０に８己憶する。

次に５３で、次のパルスが存在するのを待ち、次のパル
スがくると状態表示発生回路１２に信号が発生し、状態
判別回路１３で判定する。

その結果、第３図の時間幅測定回路１０で測定した値に
係る時間幅τｄをＲＡＭの、τｄの値の待避エリヤ、す
なわちτｄバッファ７１に記憶すると同時に、演算フラ
グ（ＣＭＰＴＦ）７３をセリトン、速度の演算を既述の
（１）式で行うものである（５５）。そして、再び５０
に戻る。

しかして、パルスが存在するときは、この動作を繰返し
、第２図（ａ）のＩ４のモードのようにな（１１） る。

しかし、パルスが存在しなくなると、５３と５４で繰返
し待機し、第２のサンプリング時間τＬが終了すると、
状態表示発生回路１２に信号が発生し、その第２のザン
プリング時間τムをＲ，ＡＭの、τＬの値の待避エリヤ
、すなわちτＬバッファ７２に記憶させ、（１）式のτ
ｄにτＬを代入して、即時、回転数の演算を行うもので
ある（５６）。

これを示すものが、第２図（ｂ）の■、■のモードであ
る。

なお、第３図の２３０〜２５０は、後述する第１２図の
フローに対応するものを参考的に記載したものである。

以上により、高速運転がら極低速運転にいたるまでの回
転数に係る速度を検出するようにしたものである。

次に、さきの第３図に示した、時間幅測定回路１０、パ
ルス個数計数回路９．第２のサンプリング発生回路１１
および第１のサンプリング発生器（１２） 路８に係る具体的構成を、第６図により説明する。

そして、これらの構成は、いずれも同等のものである。

すなわち、上記のものの構成に係るプログラマブルタイ
マの機能構成図である第６図に示す１８は、データバス
インタフェイスで、さきの第１図ニ示スマイクロコンピ
ュータ１のデータバスと結ばれるものである。

マイクロコンピュータ１は、データバスインタフェイス
１８からラッチ１９およびコントロールレジスタ２０に
データを書き込み、さらにカウンタ２１からカウンタの
値を読み込み、マイクロコンピュータ１のメモリに書き
込むことができるものである。

また、２２はコントロールロジックであり、外部ハード
からカウンタ２１をコントロールできるものである。コ
ントロールレジスタ２０は、カウンタ２１の起動／停止
、クロックの選択、出力の有無をマイクロコンピュータ
１からの指令で制御できる。

（１３） カウンタ２１の起動は、ソフト命令、すなわち、マイク
ロコンピュータ−からラッチ１９にデータを書き込んだ
ときに起動し、クロック毎にディクリメントする方法と
、ハード命令、すなわち、カウンタ２１は、外部回路か
らゲート信号０が°０′”になったときから起動し、ラ
ッチ１９に記憶している値からディクリメントし、ゲー
ト信号Ｇが＋１１１＋になってカウンタ２１が停止する
方法とがある。

カウンタ２１の駆動クロックとしては、マイク０コンピ
ユーａからのイネーブルクロックＥと外部回路からのパ
ルス信号の選択ができるものである。

出力信号０は、カウンタ２１に起動命令がかかり、動作
中であれば　１１１１＋と出力し、カウンタ停止命令で
動作が停止していれば、“０″と出力する。

また、カウンタ２１は、タイマとして自己発振を行い出
力させることができるものである。

次に、要部の具体的回路図である第７図と、回（１４） 転数検出のだめのタイツ・チャー１・図である第８図と
に３にって動作を説明する。

まず、第７図で、２３は第１のサンプリングタイマ、２
４はパルス個数泪数カウンタ、２５は時間幅測定カウン
タ、２６＆：ｉ第２のサンプリングタイマであり、アッ
プカウンタとプログラマブルの制限比較器を備えている
。

しかして、第１の一リーンプリングタイマ２３は、さき
の第；３図における第１のサンプリング発生回路８に係
るもの、パルス個数計数カウンタ２４は、パルス個数計
数回路９に係るもの、時間幅測定カウンタ２５は、時間
幅測定回路１０に係るもの、また第２のサンプリングタ
イマ２６は、第２のサンプリング発生回路１１に係るも
のである。

寸だ、図中の’Ｔ”Ｓ　、Ｔｄ、ＴＬは、それぞれ、基
準時間のパルスそのもの、時間幅ゲートパルスそのもの
、および第２のサンプリングタイマのパルスそのものを
表わすようにしたものである。

寸だ、２７は、各タイマに発生する割込みを分析−Ｊ−
るステータスｌ／ジメタ、２８は割込みの許可（１５） および禁止を選択する機能をもつマスクレジスタ、２９
はマイクロコンピュータ１と前述の２３〜２８の中から
一つを選択して、データを読み／書きするためのデコー
ダ、３０はラッチ回路、３１゜３２．３３は、信号を反
転するインバータ、３４はデータバス、３５はアドレス
バスである。

すなわち、上記において、第１のサンプリングタイマ２
３は、チツプセレクｌ−ＣＳ　２３が選ばれ、かつデー
タバス３４からラッチ（第６図の１９）にデータが書き
込まれたときに起動し、クロック端子Ｃ２３に加わるイ
ネーブルクロックＥ毎に、ディクリメントされ、零にな
るまで出力して停止するものである。この動作をワンシ
ョット動作という。上記のチツプセレクｌ−ＣＳ　２３
は、マイクロコンピュータ１からアドレスバス３５を介
してデコーダ２９で選択されるものである。

パルス個数計数カウンタ２４のゲート信号Ｇ２４は、第
１のサンプリングタイマ２３の出力０２３の信号をイン
バータ３１で反転して入力され、クロック端子Ｃ２４は
、さきのパルス発生器６の信（１６） 号（’Ｉ’　Ｌ　Ｏ）を入力する。

このため、第８図の」：うに、パルス個数計数カウニ／
夕２４１ｄ、出力パルス（Ｐ　Ｌ　Ｏ）の信号毎にディ
クリメントされゲート信号Ｇ２４の信号が′１”′にな
ったとき停止する。

そして、ゲート信号０２４がＩＩ　ＩＩ＋の信号に変る
エツジ時に割込みＩＲＱＰＮに係る端子は′０″になる
。このとき、ステータスレジスタ２７の１ヒ゛ツト目に
ｕ　１　＋＋が書き込まれる。

マイクロコンピュータ１は、割込みを検出し、ステータ
スレジスタ２７を調べ割込み分析を行う。

割込み端子ＩＲＱＰｉを判別して、ノクルス個数計数カ
ウンタ２４を読み、第５図に示すように、マイクロコン
ピュータ１の書き換え可能な待避レジスタに係る１％　
Ａ　ＭのＰＮバッファ７０に、一時記憶させ、そのデー
タ内容をＰＮＢとする。

第９図は、ステータスレジスタ２７の内容であり、各ビ
ット毎に各側込み内容が割当てられていて、割込みのあ
ったビットにフラグＩＩ　Ｉ　ＩＩがセットされる。Ｉ
ＮＴフラグは０ビツトから３ピツト（１７） まで、どれかのフラグが存在するとき１″がセットされ
る。

２８は、既述のごとく、マスクレジスタであり、割込み
を許可するか、禁止するかを選択するものである。

第１０図は、このマスクレジスタ２８の内容であり、各
ビットは、前述の第９図のビットと対応するものである
。マスクレジスタ２８に′１”がセットされたビットに
対応したカウンタは割込みが許可されるものである。

さきに第７図で述べた、データラッチに係るデータラッ
チ回路３０は、第１のサンプリングタイマ２３のサンプ
リング出力パルス０２３を、パルス発生器６の出力パル
スＰＬＬＧで同期化するもので、第１のサンプリングタ
イマ２３の出力をデータ人力りとし、パルス発生器６の
出力パルスＰＬＯをクロック人力ＣＬＫとしてラッチし
、ラッチ出とするものである。時間幅測定カラ／り２ｂ
は、ゲート信号Ｇ２５が°“Ｏ＋＋になったときに起動
しく１８） （第８図）、イネーブルクロックＥ毎にディクリメント
され、ゲート信号Ｇ２５が１°′にセットされて、カウ
ンタは停止する。このとき、時間幅ゲートパルス１ｉ１
ｄが終ったときに発生する割込みＩＲＱＴｄの端子は′
０′″になる。

マイクロコンピュータ１は、割込みを検出し、ステータ
スレジスタ２７を調べ、割込み分析を行う。ここでＩＩ
’ｔＱＴａを判別し、次の処理を行うものである。

（１）時間幅測定カウンタ２５の値を読み、第５図に示
したτｄバッファ７１に一時記憶させて、τｄＢとする
。

（２）第１のサンプリングタイマ２３をワンショットで
起動させる。

（３１第２のサンプリングタイマ２６を零に初期化１〜
、起動させる。

（４）第５図の演算フラグ７３に演算許可を与えるよう
に°“１″をセットする。

第２のサンプリングタイマ２６のデータは、割込みＴ、
ＲＱＴａ毎に零に初期化され、イネーブル（１９） クロックＥでカウントアツプされる。

そして、極低速になり、パルスが存在１〜なくなると、
時間幅測定カウンタ２５のゲートパルスＧ２５は、サン
プリング出力パルス０２３をパルス発生器６の出力パル
スＰＬＯによって同期化したものであるため、時間幅測
定終了が生じない。

このとき、第２のサンプリングタイマ２６がカウントア
ツプし、予め設定した時間τＬに到達する。

マイクロコンピュータ１は割込みを検出し、ステータス
レジスタ２７を調べ割込み分析を行う。

ここで、■ＲＱＴＬを判別して、次の処理を行うもので
ある。

（１）第２のサンプリングタイマ２６の値を、第５図の
待避エリアのτＬバッファ７２に記憶させる。

（２）第ｔのサンプリングタイマ２３をワンショットで
起動させる。

（３）第２のサンプリングタイマ２６のデータを零に初
期化し、起動させる。

（２０） （４）第５図に示すＲＡＭにおける演算フラグ７３を１
″にセットする。

寸だ、ＩＲ，Ｑ　ＴＬ発生時に限り、第７図に示すよう
に、データラッチに係るラッチ回路３０をリセットし、
時間幅測定カウンタ２５のゲートＧ２５を“１″にセッ
トして、次のパルス発生器６からの出力パルスＰＬＯ信
号を受付ける状態にする。

さらに、第２のサンプリングタイマ２６の制限値は、プ
ログラマブルに可変できるものである。

第１１図は、割込み時のフローチャートである。

なお、第１１図で、ＴＴＬは、第２のサンプリングタイ
マ２６の略称で、ＴＴｄは、時間幅ゲーＩ・パルスに係
る・・−ド構成の略称である。

１００は、パルスの個数ＰＨの割込み判別を行うもので
ある。

すなわち、Ｔ、　ＲＱ　］）Ｎのときは、第９図の１ビ
ツト目にフラグがあるから１００へ進み、パルスカウン
タを測定しＰＮバッファ７０のメモリに、その値を格納
する。

１１１は、割込みのためマイクロコンピュータ（２１） −Ａρ １の割込み端子が０″になっているだめ、次の割込みを
受付けるように、第９図に示すステータスレジスタ２７
０１ビツトをクリヤする。

１１２は、後述する低速時の処理のため、ＰＮバッファ
７０のメモリの値が零かどうかを判別し、零でないとき
は１５０の割込ルーチンからぬけ出すようにするもので
ある。

次に、時間幅測定割込みの要求があった場合、ステータ
スレジスタ２７の２ビツト目にのみフラグがあるから、
フローは１００，１２０，１２１へと進む。

１２１で、時間幅測定カウンタ２５を測定し、τｄバッ
ファ７２のメモリに格納し、１２２で、ステータスレジ
スタ２７の２ビツト目をクリヤし、次の割込み待ちの状
態を作る。

１２３は、第２のサンプリングタイマ２６の値を零にし
、起動させる。

１２４ｉｄ、第１のサンプリングタイマ２３をワンショ
ット動作で起動させる。

そして、１２５で、パルス個数と時間幅の測定が終了し
たために演算フラグ７３をセットし、１５０で割込みル
ーチンからぬけ出るものである。

第１２図は、メインタスクに係るメインルーチンのフロ
ーチャー１・である。

時間幅測定カウンタ２５の割込みが発生し、演算フラグ
７３がセットされると、メインルーチン２１０から２２
０に進み、速度指令を取り込み、２３０で速度の演算を
行い、２４０でＡＳＲの計算を行い、２５０でＡＳＲの
結果を電流指令に変換１．７で山力する。

一連の計算が終了すると、２６０で、第５図の演算フラ
グ７３をり１ルヤして２１０に戻シ、次の演算待ちとな
る。

以上の動作を、第１３図のタイムチャートで説明する。

モード■で、第１のサンプリングタイムＴｓ中のパルス
数を測定し、サンプリングタイムが終了すると、（１）
で割込みＩ　Ｉｉ、　ＱＰ　Ｎが発生する。割込みルー
チンではパルスＡが存在しているためＰＮバッファ７０
に°′１′″を記憶させて割込みがらぬ（２３） け出す。

パルス数が測定されたときは、演算フラグ７３を七ツト
シない。

そして、モード■に示すように、次のパルスＢが発生し
て、（２）に示すように割込みＩＲＱ’、Ｉ’ｄが発生
し、第１１図で説明したように割込み処理を行うもので
ある。

ここで、第１１図の１２３，１２４，１２５の処理を、
第１３図に示した矢印のごとく実行する。

また、パルスＢにより第１のサンプリングタイマ２３が
起動するが、低速度のため、モード■内にパルスが存在
しないとき、第１のサンプリングタイムＴｓが終了して
、（３）に示すように割込みＩＲＱＰＮが発生したとき
、第１１図の１１２のところでＰＮバッファ７０の値が
零かどうかを判定する。

このとき、パルス値に係るＰ　Ｎ　Ｂ　＝　Ｏであって
も、パルスＢが存在していることから、第１１図の１４
０でＰ　Ｎ　Ｂ　−＝　１と書き変える必要がある。

また、第１１図の１１２でＰ　Ｎ　Ｂ　＝　０と判定し
たときに限って、第１のサンプリングタイマ２３（２４
） をワンショットで起動させ（第１１図の１４１）、次の
パルスＣの測定のだめの準備をする。

低速時の測定の精度を向上させるため、第１１図の１４
２に示すように、前回の（２）で測定した時間幅τｄの
値と第２のサンプリングタイマ２６の値とを比較し、大
きい値をτｄバッファ７１に格納する。さらに、第１１
図の１４３で演算フラグをセットし、速度の演算を行う
ものである。

次に、第１４図のモード■に示すように、第１のザンプ
リング時間τＳ内にパルスＤがあシ、第１のサンプリン
グが終了して割込みＩ　ＲＱ　Ｐ　Ｎ　（４）が発生し
たのち、モード■に示すようにパルスが発生せず、時間
幅カウンタゲートパルスＧ２５が１°′にならない間に
、第２のサンプリングタイマ２６が制限値に到達して書
込みＩ　ＲＱ　Ｔ　Ｌ　（５）が発生したとき、ステー
タスレジスタ２７の３ビツト目にフラグがあるから、第
１１図の１００゜１２０．１３０，１３１と進む。１３
１で、第２のサンプリングタイマ２６のイ直をτＬバッ
ファ７２にメモリτｒ、Ｂとして格納し、第１１図の（
２５） １３２でステータスレジスタ２７の第３ピット目をクリ
ヤし、次の割込み待ちの状態とする。第１１図の１３３
は、後述する低速時の処理のＩＲＱＴｔ、が連続して２
回発生したかどうかを判別し、第１１図の１２３以後、
１２４，１５０とぬけ出すものである。

また、第１４図のモード■に示すように、第２のサンプ
リングタイマ２６が制限時間に到達後に、さらに、パル
スが存在しないとき、（６）でパルス数測定の割込みＩ
ＲＱＰＮの結果、Ｐ　Ｎ　Ｂ　＝　０のため、第１３図
のモード■で説明したことと同じ動作を行う。

ただし、τｄバッファ７１のメモリのτａＢの中には制
限時間に係る第２のサンプリング時間τＬの値が入って
いるため、第１１図の１４２の動作で、第２のサンプリ
ングタイマ２６の値ト前私バッファ７１のメモリに、τ
ａＢとして記憶させることになる。

第１４図のモード■では、モード■の動作を繰（２６） 返し、次の第２のヅンプリングタイムの制限値に達する
と、（力に示すようにＩＲＱＴ＋、が発生する。

このとき、第１１図の１；３３でＴ　Ｉ（、Ｑ　Ｔ　ｄ
にたいｌ、、ｆ　Ｒ，Ｑ　Ｔ　■、が２回連続して発生
ｌ〜たことを確認し、パルス個数の　Ｐ　Ｎバッファ７
０のメモリのＰＮＢを零に書き変えて記憶させる。

以−ヒの動作で、高速から極低速まで、連続的にパルス
の個数と時間幅の測定を割込み処理で行い、待避エリヤ
に記憶させるようにしたものである。

速度の泪算と速度制御の計算はメインフローで行うもの
である。

以上に述べたところにより、本実施例に係るものに」こ
れば、要約して、次の諸効果を所期しうるものである。

（■）０回転体の速度をパルス発生器からディジタル式
に速度を検出する場合、一定サンプリング時間を基準に
、パルス個数と測定パルス個数の間隔を割込みで測定し
、メインフローで計算する方式は最新の情報のデータで
計算できる。

（２７） （２）、パルス個数の零を判断してサンプリングタイマ
の起動を行うことにより、測定の連続性が保たれる。さ
らに、パルス個数を１に１き変えて、時間幅τ４の前回
のバッファτ、Ｈにおける値と第２のサンプリングタイ
マのτＩ、の今回の値とを比較し、そのうちの大きいデ
ータを採用することにより、精度の向上と最新の情報で
計算が可能になった。

（３）、第２のザンプリングタイムの割込みが２回連続
して発生した場合は、パルス個数を零として速度を計算
することで、零回転−極低速。

高速まで、高精度かつ、連続的に速度の検出が可能とな
る。

〔発明の効果〕

本発明によれば、ディジタル式速度制御装置における回
転体の速度検出に用い、高精度で、かつ高速から極低速
までの制御に好適な速度検出方法を提供することができ
るもので、実用的効果にすぐれた発明ということができ
る。

【図面の簡単な説明】

（２８） 第１図は、従来例に係る速度制御装置のブロック図、第
２図は、本発明の一実施例に係る速度検出方法のタイム
チャート図で、同図（ａ）は第１のサンプリング動作図
、同図（１））は第２のサンプリング動作図、第３図は
、その実施に供される速度検出装置のブロック図、第４
図は、その動作説明のフローチャー１・図、第５図は、
その記憶素子配置図、第６図は、そのプログラマブルタ
イマの機能構成図、第７図は、その要部の具体的回路図
、第８図は、その回転数検出のだめのタイムチャート図
、第９，１０図は、そのマスクレジスタの説明図、第１
１．１２図は、その割込みおよびメインのフローチャー
ト図、第１３．１４図は、その低速におけるタイマチャ
ート図である。 １・・・マイクロコンピュータ、２・・・速度指令部、
４・・・電力変換器、６・・・パルス発生器、８・・・
第１のサンプリング発生回路、９・・・パルス個数計数
回路、１０・・・時間幅測定回路、１１・・・第２のサ
ンプリング発生回路、１２・・・状態表示発生回路、１
３・・・状態判別回路、１４・・・速度演算回路、１５
・・・速度側（２９） 御演算回路、１６・・・デユーティ出力発生回路、１８
・・・データバスインタフェイス、１９・・・ラッチ、
２０・・・コントロールレジスタ、２１・・・カウンタ
、２２・・・コントロールロジック、２３・・・第１の
サンプリングタイマ、２４・・・パルス個数計数カウン
タ、　′２５・・・時間幅測定カウンタ、２６・・・第
２のサンプリングタイマ、２７・・・ステータスレジス
タ、２８・・・マスクレジスタ、２９・・・デコーダ、
３０・・・ラッチ回路、３１，３２．３３・・・インバ
ータ、３４・・・データバス、３５・・・アドレスバス
、７０・・・ＰＮバッファ（ＰＮＢ　）　、７１・・・
τｄバッファ（τｄＢ）、７２・・・τＬバッファ（τ
ＬＢ）、７３・・・演算フラグ（ＣＭＰＴＦ’）　、τ
８・・・第１のサンプリング時間、τ夏４・・・第２の
サンプリング時間、τｄ・・・時間幅、（３０） 第５広 裾　６　霞 （ｚｃＯ とＩＳ Ｌ　（〕 第３０ 計Ｊ？閑ｉＧ　を士算ネ４丁 ・２１Ｐｌ　プニアリ−１ タイ又 招　９０ 名Ｊ も　１０口 盟 第１頁の続き ０発　明　者　宮　下　邦　夫　日立市幸町３丁目所内 ０発　明　者　加　藤　和　利　習志野市東習志野志野
工場内 ０発　明　者　村　松　正　治　習志野市東習志野志野
工場内 １番１号　株式会社日立製作所日立研究７丁目１番１号
　株式会社日立製作所習７丁目１番１号　株式会社日立
製作所習４７０−

Claims (1)

1. 【特許請求の範囲】 １、回転速度に比例して発生するパルス発生器かラノパ
   ルスを計数するパルスカウンタに係る第１のカウンタと
   、そのパルス間隔を測定する時間幅カウンタに係る第２
   のカウンタとを備え、前記第１のカウンタの値を第２の
   カウンタの値で除算を行って回転数を演算するようにし
   た速度検出方法において、パルス発生器からのパルスで
   第１．第２のサンプリング回路により第１．第２のサン
   プリング時間を発生させ、所定の回転数以上のときは、
   第１のサンプリング時間が終了してから次のパルスで即
   時、回転数の演算を行い、次のパルスが存在しない所定
   の回転数以下のときは、第２のサンプリング時間が終了
   すると即時、回転数の演算を行って、速度を検出するよ
   うにしたことを特徴とする速度検出方法。 ２、特許請求の範囲第１項記載のものにおいて、回転速
   度に比例して発生するパルス発生器がらの出力パルス（
   ＰＬＯ）を一定周期でサンプリングするために一定周期
   のクロックパルス数を計数して基準時間のパルス（Ｔｓ
   　）を出力するようにした第１のサンプリングタイマか
   らの、当該出力された基準時間のパルス内におけるパル
   スの個数を第１のカウンタ（パルスカウンタ）により計
   数し、また上記基準時間のパルス（ＴＳ）を上記出力パ
   ルス（ＰＬＧ）により同期化し、その時間幅を第２のサ
   ンプリングタイマにより制限されるようにした時間幅ゲ
   ートパルス（Ｔｄ）を一定周期のクロックパルスで第２
   のカウンタ（時間幅カウンタ）によシ計数し、これら第
   １．第２のカウンタの測定終了時に、上記第２のサンプ
   リングタイマに制限値を設け、その制限値に到達したと
   きに割込み要求信号発生手段により割込み要求信号を発
   生させ、その割込み要求信号を状態表示発生回路に表示
   し、この表示を判別する状態判別回路からの指令により
   、第１．第２のサンプリングタイマを起動させ、第１．
   第２のカウンタの値を速度演算回路に取込み、この速度
   演算回路において、第１のノノウンタのパルスの個数を
   、第２のカウンタの時間幅、または第２のサンプリング
   タイマに設けた制限値で除算することにより回転速度を
   検出するようにしたものである速度検出方法。 ３、特許請求の範囲第２項記載のものにおいて、状態判
   別回路、速度？＋ｉｆ算回路としてマイクロコンピュー
   タを用い、第１．第２のカウンタの値の測定と、第１．
   第２のサンプリングタイマの起動を割込みタスクで、寸
   だ速度の演算をメインタスクで行うようにしたものであ
   る速度検出方法。 ４、特許請求の範囲第３項記載のものにおいて、第２の
   カウンタの値と第１のサンプリングタイマの第１のサン
   プリング時間の値との測定時に、第１、第２のサンプリ
   ングタイマの起動、メインタスクの速度計算の起動を行
   うようにしたものである速度検出方法。 ５、特許請求の範囲第３項記載のものにおいて、第１の
   カウンタの値が零の場合、第１のカウンタの値を１とし
   、第１のタイミングタイマの起動。 メインタスクの起動を行い、第２のカウンタの値と第１
   のサンプリングタイマの値とにおける、その大きい値を
   採用するようにしたものである速度検出方法。 ６、特許請求の範囲第３項記載のものにおいて、第２の
   サンプリングタイマの割込み要求信号が連続して発生し
   た場合、第１のカウンタの値を零とするようにしたもの
   である速度検出方法。