JPS6077220A - マイクロコンピユ−タシステムのクロツク周波数切換方式 - Google Patents
マイクロコンピユ−タシステムのクロツク周波数切換方式Info
- Publication number
- JPS6077220A JPS6077220A JP58186567A JP18656783A JPS6077220A JP S6077220 A JPS6077220 A JP S6077220A JP 58186567 A JP58186567 A JP 58186567A JP 18656783 A JP18656783 A JP 18656783A JP S6077220 A JPS6077220 A JP S6077220A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- frequency
- microprocessor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明汀マイクロコンビ〜タゾステムのクロック周波数
の制御万代に関する。
の制御万代に関する。
従来、マイクロコンピュータンステムにおいてウェイト
機能？もたないマイクロ１０セツｖ全使用する場合で、
マイクロプロセッサの処理速度ｒＣ比べ応答速度の遅い
周辺ＩＣ全使川用なければなう７ｆｆｉい場合丸ａマイ
クロプロセッ丈の処理速度を周辺ＩＣの応答速度に合せ
るために、マイクロプロセッサのクロック周波数を下げ
る必要が生じ、システム全体の処理速度が低下する欠点
があった。
機能？もたないマイクロ１０セツｖ全使用する場合で、
マイクロプロセッサの処理速度ｒＣ比べ応答速度の遅い
周辺ＩＣ全使川用なければなう７ｆｆｉい場合丸ａマイ
クロプロセッ丈の処理速度を周辺ＩＣの応答速度に合せ
るために、マイクロプロセッサのクロック周波数を下げ
る必要が生じ、システム全体の処理速度が低下する欠点
があった。
本発明μ、応答速度の遅い周辺ＩＣとのデータの読出し
、誓込み時、一時的にマイクロプロセッサーのクロック
全位相ずれのないまま通常のｌ／２の周波数心切換え、
処理速度金運くすることで、システム全体としての処理
速度の低下全少７２＜Ｌ、上記の欠点全解決すること？
目的とするものであるＯ 上記目的汀マイクログロセップーチップのクロックを、
特定の周辺ＩＣｉ選択した時のみ’／２０周波数に切換
らｈる分周回路全使用することで達５ｙ、される０ 次Ｙにの発明の実施例について図＠全参照して説明する
。
、誓込み時、一時的にマイクロプロセッサーのクロック
全位相ずれのないまま通常のｌ／２の周波数心切換え、
処理速度金運くすることで、システム全体としての処理
速度の低下全少７２＜Ｌ、上記の欠点全解決すること？
目的とするものであるＯ 上記目的汀マイクログロセップーチップのクロックを、
特定の周辺ＩＣｉ選択した時のみ’／２０周波数に切換
らｈる分周回路全使用することで達５ｙ、される０ 次Ｙにの発明の実施例について図＠全参照して説明する
。
第１図μ本発明九よるクロック周波数切換方式の一実施
例を示す回路であり、各部の波形全第２図のタイムチャ
ートに示す。
例を示す回路であり、各部の波形全第２図のタイムチャ
ートに示す。
ｉｔ図（おいてｌにマイクロプロセッサ、２はアドレス
デコーダー、３０マイクロプロセツサ１の読出し処理速
度エフ応答速度が遅い入力ポートである。６と７ｒｒＪ
Ｋフリツ１フロツグであジ、５のクロック発振器の出力
周波数１ｃ ｌ／２分周、またｒＸ１／４分周する分周
回路である。
デコーダー、３０マイクロプロセツサ１の読出し処理速
度エフ応答速度が遅い入力ポートである。６と７ｒｒＪ
Ｋフリツ１フロツグであジ、５のクロック発振器の出力
周波数１ｃ ｌ／２分周、またｒＸ１／４分周する分周
回路である。
次にマイクロ１０セツ−ｒｔが入力ボート３からデータ
全引取る場合化ついて動作説明する。
全引取る場合化ついて動作説明する。
マイクロフーロセッ＋ｊｒｒ３クロックでデータの読出
し？行い、ｌクロック目でアドレス信号、及びリードイ
ネーブル信号を出力し、３クロツク目の立下りでデータ
全取込むものとする０マイクログロセツｖｔが入力ポー
ト３のアドレス全バスＡＢＫ出力し、アドレスデコーダ
２ｖｃ工って入力ボート３のＣ８人力に選択信号が入力
する。同時にへＯＲゲート４ ｒｃも入力する。この波
形金弟２商の８ａ（Ｃ示す。仄ｌＣ，マイクロフーロセ
ッサからり一ドイネーブル信号が出力さｈ入力ボート及
びＮＯＲゲート［入力する。この波形全第２図の９ａ［
示す。Ｎ（ＪＲの出力ａ第２図の１ｏａＱ工う／Ｃリー
ドイネーブル信号がＬレベルになると同時にＨ（なる。
し？行い、ｌクロック目でアドレス信号、及びリードイ
ネーブル信号を出力し、３クロツク目の立下りでデータ
全取込むものとする０マイクログロセツｖｔが入力ポー
ト３のアドレス全バスＡＢＫ出力し、アドレスデコーダ
２ｖｃ工って入力ボート３のＣ８人力に選択信号が入力
する。同時にへＯＲゲート４ ｒｃも入力する。この波
形金弟２商の８ａ（Ｃ示す。仄ｌＣ，マイクロフーロセ
ッサからり一ドイネーブル信号が出力さｈ入力ボート及
びＮＯＲゲート［入力する。この波形全第２図の９ａ［
示す。Ｎ（ＪＲの出力ａ第２図の１ｏａＱ工う／Ｃリー
ドイネーブル信号がＬレベルになると同時にＨ（なる。
ＪＫフリップフロップ６ＨＫ入力がＨレベルのと＠げオ
シレータ５の出力周波数をｌ／２分周したものがＱ出力
に出力さね、Ｋ入力がＬレベルのと＠汀常に出力ａＨレ
ベルである○この波形全第２図の１２８九示す０ＪＫ７
リツプ７０ツ１７げ、ＪＫ７リツプフロツグ６のＱ出力
がＨのときａオシレータ出力の立下りで反転する信号音
Ｑ出力に出力Ｔる０この波形全第２図の１３ａｌＩｃ示
す。このようにして、ＮＯＲゲート４の出力がＬレベル
の間に、マイクロ１０セツ丈のクロック周波数げＨレベ
ルの時のｌ／２１Ｃなる０第２図に示すよう屹ｌクロッ
ク目Ｔ１九対し、２クロツク目Ｔ２及び３クロック目Ｔ
３１’ｒ２倍の周期（Ｃｌｖ、リードイネーブルの立下
りからデータ取込みタイミングｔＢまでの時間Ｆ゛通常
クロック周波数の時の約２倍の長さｉＣｌ心。従って応
答速度が通常のマイクロプロセッサ−の処理ＭＩＮＥ比
べて、ｌ／２の周辺ＩＣまで本方式にニジ使用可能にな
る。またこの回路にｘｌば周波数切換のタイミングで位
相ずわが発生しない。
シレータ５の出力周波数をｌ／２分周したものがＱ出力
に出力さね、Ｋ入力がＬレベルのと＠汀常に出力ａＨレ
ベルである○この波形全第２図の１２８九示す０ＪＫ７
リツプ７０ツ１７げ、ＪＫ７リツプフロツグ６のＱ出力
がＨのときａオシレータ出力の立下りで反転する信号音
Ｑ出力に出力Ｔる０この波形全第２図の１３ａｌＩｃ示
す。このようにして、ＮＯＲゲート４の出力がＬレベル
の間に、マイクロ１０セツ丈のクロック周波数げＨレベ
ルの時のｌ／２１Ｃなる０第２図に示すよう屹ｌクロッ
ク目Ｔ１九対し、２クロツク目Ｔ２及び３クロック目Ｔ
３１’ｒ２倍の周期（Ｃｌｖ、リードイネーブルの立下
りからデータ取込みタイミングｔＢまでの時間Ｆ゛通常
クロック周波数の時の約２倍の長さｉＣｌ心。従って応
答速度が通常のマイクロプロセッサ−の処理ＭＩＮＥ比
べて、ｌ／２の周辺ＩＣまで本方式にニジ使用可能にな
る。またこの回路にｘｌば周波数切換のタイミングで位
相ずわが発生しない。
以上説明したように、マイクロプロセッサ−の処理速度
に比べ、応答速度が少し遅い周辺ＩＣｒｃ対してデータ
の読取り、曹込みを行う時、マイクロプロセッサのクロ
ック周波数音Ｖ２にすることこ工９、システム全体の処
理速度の低下を最小限に抑えることができる効果がある
。
に比べ、応答速度が少し遅い周辺ＩＣｒｃ対してデータ
の読取り、曹込みを行う時、マイクロプロセッサのクロ
ック周波数音Ｖ２にすることこ工９、システム全体の処
理速度の低下を最小限に抑えることができる効果がある
。
Claims (1)
- マイクロコンピュータ使用のシステムＶＣおいて、マイ
クロプロセッサの処理速度に比べ応答速度が半分程度に
遅くなる周辺回路に対し、データの読出し、書込み時に
マイクロプロセッサのクロック全位相が変化することｌ
くｌ／２の周波数ＩＣ切換える回路？使用し、処理速度
を一時的ｒｃ下けること？特徴とするクロック周波数切
換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186567A JPS6077220A (ja) | 1983-10-05 | 1983-10-05 | マイクロコンピユ−タシステムのクロツク周波数切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58186567A JPS6077220A (ja) | 1983-10-05 | 1983-10-05 | マイクロコンピユ−タシステムのクロツク周波数切換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6077220A true JPS6077220A (ja) | 1985-05-01 |
Family
ID=16190785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58186567A Pending JPS6077220A (ja) | 1983-10-05 | 1983-10-05 | マイクロコンピユ−タシステムのクロツク周波数切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293416A (ja) * | 1988-05-23 | 1989-11-27 | Canon Inc | コンピュータ装置 |
| JPH02254512A (ja) * | 1989-03-29 | 1990-10-15 | Nec Corp | 情報処理システム |
-
1983
- 1983-10-05 JP JP58186567A patent/JPS6077220A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293416A (ja) * | 1988-05-23 | 1989-11-27 | Canon Inc | コンピュータ装置 |
| JPH02254512A (ja) * | 1989-03-29 | 1990-10-15 | Nec Corp | 情報処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155380A (en) | Clock switching circuit and method for preventing glitch during switching | |
| US4991170A (en) | Circuit for interfacing a digital signal processor to a serial interface controller | |
| US4821229A (en) | Dual operating speed switchover arrangement for CPU | |
| JPH0817180A (ja) | 先入れ先出し方式（ｆｉｆｏ）メモリ装置における予測ステータスフラグ生成方法およびその装置 | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| JPH04232518A (ja) | マイクロプロセッサ装置 | |
| JP2695535B2 (ja) | タイマ入力制御回路及びカウンタ制御回路 | |
| US5530906A (en) | Control circuit responses to a wait request from an address decoder for controlling clock signal supply to a CPU to operate with slow peripheral | |
| JPS6077220A (ja) | マイクロコンピユ−タシステムのクロツク周波数切換方式 | |
| JP2003067324A (ja) | インタフェース回路 | |
| SU1142838A1 (ru) | Устройство дл сопр жени пам ти с процессором | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPH04252314A (ja) | 情報処理装置の動作速度決定方式 | |
| SU1142822A1 (ru) | Таймер | |
| JPH01269150A (ja) | バッファリング装置 | |
| JPS62285122A (ja) | クロツクパルス発生回路 | |
| JPH0561563A (ja) | タイミング発生装置 | |
| JPH0478960A (ja) | 論理シミュレータ単位時間設定方式 | |
| JPH01202789A (ja) | 画像メモリ表示制御装置 | |
| JP2001117811A (ja) | バス制御回路 | |
| JPH10111702A (ja) | 発生時刻付きｒａｓ情報の取得システム | |
| JP2000196464A (ja) | データインターフェース回路 | |
| JPH01304550A (ja) | データ読出し処理回路およびこれを有するメモリ回路 | |
| JPH056336A (ja) | バス制御方法 | |
| JPH04294442A (ja) | データ転送制御装置 |