JPS6037652B2 - Ａ−ｄ変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明はＮビットの分解能を有するＡ−○変換器を用い
てＭビット（Ｎ＞Ｍ）のＡ−Ｄ変換信号を得るようにし
たＡ−Ｄ変換装置に関する。

バィポーラアナログ入力信号をＡ−Ｄ変換器によりバィ
ナリディジタルコード信号に変換する場合は、一般に次
のようにして行われる。即ち、第１図Ｂに示すように、
参照電圧Ｅｒとして正負の大きさが同じレベルのものを
使用し、先ずこの参照電圧の範囲の半分のレベルと入力
信号Ｅｉ（第１図Ａ）のレベルとを比較する。そして入
力信号のレベルが上言己半分のレベルより大きい場合は
、デイジタルコードのＭＳＢを“１”にセットし、小さ
い場合は“０”にセットする。次にこのＭＳＢが“０”
の場合には上記半分のレベルを更に半分にしたレベルと
入力信号Ｅｉのレベルとを比較し、“１”の場合は上記
半分のレベルとさらにその半分にしたレベルとの和と、
入力信号Ｅｉのレベルとを比較して、入力信号のレベル
がそのレベルより大きい場合はＭＳＢの次のビットを‘
‘１”にセットし、４・さし、場合は“０”にセットす
る。以上の操作を繰り返すことによりＭＳＢから１はＢ
までの各ビットが順次にセットされて所定のビット数を
有するディジタル信号を得ることができる。第１図Ａ，
Ｂ及びＣはアナログ入力信号Ｅｉを上述の方法により５
ビットのディジタル信号に変換する場合を示すものであ
る。

この図によれば参照電圧十ＥＲ〜−ＥＲの範囲のレベル
を順次半分にして入力信号Ｅｉと比較することによりＭ
ＳＢ〜瓜Ｂの各ビットがセットされていることが判る。
而して上述のＡ−Ｄ変換器に例えば第１図Ａに示すよう
な直流分がカットされた微小振中を有する微小入力信号
ｅｉが入力された場合は、たとえその振中がディジタル
コードの最小単位である１はＢに対応するレベルより充
分に小さくても出力コードとしてはＩＬＳＢの変化とし
て現われることになる。即ちこの場合のＡ−Ｄ変換信号
は、微少入力信号ｅｉが正のとき“１００００”となり
、負のときは“０１１１１”となる。従って変換信号を
Ｄ−Ａ変換して元のアナログ信号を得る場合は、入力が
微小であるにも拘らず再生波形は瓜Ｂのレベルに対応し
た大きさとなって現われることになる。このような不都
合をなくすために実際のＡ−Ｄ変換器においては、第１
図Ｄに示すように、Ａ−Ｄ変換コードを下方に１／公Ｓ
Ｂだけシフトして補正を行なっている。即ち参照電圧を
正側では十Ｅｒ−亭ＬＳＢに、負側では−Ｅｒ−章ＬＳ
Ｂ（裏ＬＳＢ＝季．婆，Ｎ：変換ビット数）とし小る。
このよ化すると、ｏＶ±季はＢの範欧微少入力信号ｅｉ
に対して、Ａ−Ｄ変換出力コードは“１００００’’（
オフセット・コード）となる。

ところが汎用のＡ−Ｄ変換器にないような変換ビット数
Ｍを、計測及びデータ解析システムに使用する場合、通
常汎用Ａ−Ｄ変換器の変換ビット数Ｎ（Ｎ＞Ｍ）から上
位Ｍビットのみを使用するようにしている。この場合、
上位Ｍビットのみを使用し、下位ビットを切捨てにする
と、例えば５ビットの分解能のＡ−Ｄ変換器を用いて上
位３ビットのデ−夕を使用する場合には、第１図Ｅに示
すように３ビットのＡ−Ｄ変換コード‘ま入力信号の正
と負のマージン（１つのコーＮこ変換される対応入力ア
ナログ信号のレベル範囲）が大中に異なる。例えば入力
信号の０レベル付近ではオフセットコード“１０びに対
応する入力信号レベルは剛のＥ＋で‘ま冠ｒ−チｓＢ＝
鼓ｒであ縦、負側のＥ孔ま−享はＢ：−裏Ｅｒとなっ小
る。このように各変換出力コード‘こ対応する入力信号
のレベル範囲も正と負とで異なる。このように正負のマ
ージンが異なるＡ−Ｄ変換コードをＤ−Ａ変換すると、
再生信号はもとの波形とは異なる。

またＡ−Ｄ変換信号を演算装置等を用いて信号解析する
場合、通常演算装置のデ−夕・ワードのビット数ＬはＬ
＞Ｍであるために、マージンの不均等によるデ−夕の誤
差が２Ｌ‐Ｍ倍となって演算結果に影響する。従って忠
実な信号処理を行なうことができなくなる。本発明は上
述の問題点に鑑みてなされたものであって、第２図に示
すように、アナログ入力信号をＮビット（Ｎは正の整数
）のディジタル信号に変換るＡ−Ｄ変換器１と、このＡ
−Ｄ変換器の変換出力信号に２（Ｎ−Ｍ‐１）又は２（
Ｎ‐Ｍ‐１）−１（Ｍ＜Ｎ但し、Ｍは正の整数）に対応
する２進ディジタル信号を加算する加算器２と、この加
算器２の加算出力信号の上位Ｍビットを抜き取り上記加
算出力信号の１／２（Ｎ‐Ｍ）に相当する出力信号を出
力する上位ビット抜き取り回路４を具備させたものであ
る。

このようにすることによって、情報ビットの下位桁を切
り捨てにするときに生ずる正と負の変換マージンの不均
等を補正することができる。以下本発明の実施例を図面
と共に説明する。

第２図は本発明によるＡ−Ｄ変換装置の糠理を示す回路
系統図であって、アナログ入力信号ＥｉをＡ−Ｄ変換し
てＭビットのＡ−Ｄ変換信号Ｅ。を得る場合を示す。第
２図において、Ａ一Ｄ変換すべきアナログ信号ＥｉはＮ
ビットの分解能を有するＡ−Ｄ変換器１に供給される。
このＡ−Ｄ変換器１においては、例えば第１図Ａに示す
アナログ信号Ｅｉが、第１図Ｄに示すような５ビットの
ディジタルコ一日こ変換される。このＡ−Ｄ変換器１の
出力信号（Ａ−Ｄ変換信号ｃ）は、加算器２に供給され
る。加算器２においては、上記Ａ−Ｄ変換信号ｃ／と加
算信号形成器３からの加算信号ｍとが加算される。

この加算信号形成器３は、ＮビットのＡ一Ｄ変換信号の
うちの上位Ｍビットのみを使用し、下位ビットを切り捨
てにする場合に生ずる変換マージンの不均等を補正する
ための加算信号ｍを形成するためのものである。このよ
うな加算信号ｍは、例えば一般式としてｍ＝２（Ｎ‐Ｍ
Ｉ） ……■で表わすことができる
。

例えば、第１図に示すようなＮ＝５ビット、Ｍ＝３ビッ
トの場合は、■式よりｍ＝２：“１０’’（２進値）で
ある。すなわち、２（Ｎ‐Ｍ‐１）の２進符号値は、下
からＭ−Ｎ桁目が１であり他が０であるように数値であ
るので、結果として有効ビットＭの１つの下位の桁に２
進符号“１”を加え四捨五入計算をしたことになる。こ
のようにして加算器２においては、Ａ−Ｄ変換信号ｃに
加算信号ｍ＝“１ぴが加算されるので、補正信号ｆが形
成される。この補正信号ｆのＡ−Ｄ変換コードは第１図
Ｆに示されている。次にこの補正信号ｆ‘ま、上位Ｍビ
ット抜き取り回路４に供給されて、データ−として使用
する上位Ｍビットのみが抜き取られる。第１図Ｇは、補
正信号ｆから上位３ビットを抜き取った場合のＡ−Ｄ変
換コードを示している。第１図Ｇから明らかなように、
加算信号ｍを加算することによって、例えば入力信号の
０レベル付近に対するＡ−Ｄ変換コードの正負のマージ
ンＥ十，Ｅ‐が第１図Ｅの場合に比し改善されている。

（但し、ＮビットのＡ−Ｄ変換器１において倣った−享
はＢの桶職‘ま残ってＬ、る。）そしてまた、全体とし
てのマージンの不均衡も改善されるので、非常に忠実度
の高いＡ−Ｄ変換を行なうことができる。またＡ−Ｄ変
換信号を演算装置等を用いて信号解析する場合、マージ
ンの不均等に基〈誤差が２Ｌ‐Ｍ倍に拡大されて演算結
果に現われることはない。なお上述のように補正後のＡ
一Ｄ変換信号にはＡ−Ｄ数籾よる細分−ヂ恥残っ小るの
で、加算器２においてＮビットＡ−Ｄ変換器１の出力信
号に加算すべき加算信号は、ｍ′＝２（Ｎ−Ｍ−１）−
１ ・・・・・・■であっても上述と
同一の効果を得ることができる。

この場合−１は１はＢの補正である。第１図印ま、Ｎ：
５、Ｍ＝３の場合に、２式に従ってｍ＝１＝“００００
１”を元のＡ−Ｄ変換信号ｃ（第１図Ｃ）に加えた場合
のＡ−Ｄ変換コードである。

従ってこのように補正してからＡ一Ｄ変換コードの上位
３ビットのみを抜き取ったＡ−Ｄ変換コードは、第１図
１に示すように、正と負のマージンが改善されている。
この結果、より正確なＡ−Ｄ変換することができる。上
述の説明ではＮ＝５、Ｍ＝３の場合について述べたが、
Ｎを増すことによりＥ十とＥ‐とをより接近させ両者を
略等しくすることができる。なお上述のＡ−Ｄ変換後の
変換コードを補正する方法と、Ａ−○変換器入力信号に
バイアス電圧を与えて、入力信号をシフトして補正する
方法とを並用すると完全に計測及び解析システムを調整
することができる。

上述のＡ−Ｄ変換装置は例えば室内における各種の音響
特性を測定するための測定装置に適用することができる
。

このような測定装置では、室内でトーンバースト信号等
の基準信号をスピーカより音として放音しこれをマイク
ロフオンで捉え、その残響音を含む信号をＡ−Ｄ変換し
、このディジタル信号をコンピュータ等のデータ解析装
置で演算処理することによって、例えば残響特性等種々
の室内音響特性を求めるようにしている。上記の測定装
置において、本発明によるＡ−Ｄ変換方法によって変換
された上位Ｍビットのデータは、次に例えば電話回線を
介してデータ解析装置に供給される。このような電話回
線を利用するデータ解析システムの場合、１つの情報の
ビット数としては、例えば８ビットが汎用されている。

そしてこの情報ビット８にスタートビット、ストップビ
ット、パリティビット等の付加ビットを加えて１１ビッ
トとしたものを１ユニットのデータ・ブロックとして伝
送している。またより正確なデータ伝送を行なう場合は
伝送の誤りを防止するためのコントロールビットを付加
するようにしている。この際、データ伝送に要する時間
を減らすために情報ビットを７ビットにして１つのコン
トロールビットを加えるようにしている。このような場
合に本発明のＡ−Ｄ変換装置を使用すれば、汎用の８ビ
ットのＡ−Ｄ変換器の出力信号から７ビットの歪がない
Ａ−Ｄ変換信号を形成することが容易となる。更に電話
回線で伝送されてきたデータは、コンピュータ等のデー
タ解析装置に供給されて、そこで演算処理が行なわれる
。この場合、通常データのビット数Ｍよりコンピュータ
が解析に利用するデータ・ワードのビット数Ｌの方が大
きい。このためコンピュータのデータ・ワードの上位桁
にＭビットのデータが詰められるが、本発明のＡ−Ｄ変
換方法によって得られたＡ−Ｄ変換信号を使用して演算
を行なえば、マージンの不均等に基づく誤差が２Ｌ‐Ｍ
倍に拡大されて解析結果に影響することはない。本発明
は上述の如く、アナログ入力信号をＭビットのディジタ
ル信号に変換する場合において、上記アナログ入力信号
をＮビット（Ｎ＞Ｍ）の分解能を有するＡ−Ｄ変換器に
より変換し、この変換出力に２（Ｎ‐ＭＩ）又は２（Ｎ
‐ＭＩ）−１を加算して、この加算出力の上位Ｍビット
を有効ビットとするようにした。

故に簡単な回路構成で、下位桁を切り捨てにするときに
生ずる正と負の変換マージンの不均等を補正することが
できる。従って波形再生の忠実化の向上及び信号処理に
おける誤差混入の削減をすることができる。

【図面の簡単な説明】

第１図は本発明のＡ−Ｄ変換装置を説明するための図で
あって、第１図ＡはＡ−Ｄ変換すべきアナログ入力信号
を示す波形図、第１図ＢはＡ一Ｄ変換の原理を示す説明
図、第１図Ｃは原理的なＡ−Ｄ変換器のＡ−Ｄ変換信号
のコード表、第１図Ｄ‘ま季はＢ価比Ａ−Ｄ変換器のＡ
−Ｄ変換信号のコード表、第１図Ｅは、第１図ＤのＡ−
Ｄ変換信号から上位３ビットのみを抜き取ったＡ一Ｄ変
換信号のコード表、第１図Ｆは補正後のＡ−Ｄ変換信号
のコード表、第１図Ｇは第１図ＦのＡ−Ｄ変換信号から
３ビットのみを抜き取ったＡ−○変換信号のコード表、
第１図日‘ま別の補正をしたＡ−Ｄ変換信号のコード表
、第１図１は第１図日のＡ−Ｄ変換信号から上位３ビッ
トのみを抜き取ったＡ−Ｄ変換信号のコード表である。 第２図は本発明によるＡ−Ｄ変換装置の原理を示す回路
系統図である。なお図面に用いられている符号において
、１はＡ−○変換器、２は加算器、３は加算信号形成器
、４は上位Ｍビット抜き取り回路である。 第２図図 滋

Claims (1)

【特許請求の範囲】
1. １ アナログ入力信号をＮビツト（Ｎは正の整数）のデ
   イジタル信号に変換するＡ−Ｄ変換器と、このＡ−Ｄ変
   換器の変換出力信号に２＾（＾Ｎ＾−＾Ｍ＾−＾１＾）
   又は２＾（＾Ｎ＾−＾Ｍ＾−＾１＾）−１（Ｍ＜Ｎ但し
   、Ｍは正の整数）に対応する２進デイジタル信号を加算
   する加算器と、この加算器の加算出力信号の上位Ｍビツ
   トを抜き取り上記加算出力信号の１／２＾（＾Ｎ＾−＾
   Ｍ＾）に相当する出力信号を出力する上位ビツト抜き取
   り回路とを備えたＡ−Ｄ変換器。