JPS6037657B2 - Ｄｐｃｍ装置 - Google Patents
Ｄｐｃｍ装置Info
- Publication number
- JPS6037657B2 JPS6037657B2 JP11211876A JP11211876A JPS6037657B2 JP S6037657 B2 JPS6037657 B2 JP S6037657B2 JP 11211876 A JP11211876 A JP 11211876A JP 11211876 A JP11211876 A JP 11211876A JP S6037657 B2 JPS6037657 B2 JP S6037657B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- signal
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明はＤＰＣＭ（ＤｉｆｆｅｒｅｎｔｉａＩ Ｐｕｌ
ｓｅ ＣｏｄｅＭｏｄ山ａｔｉｏｎ）方式のＤＰＣＭ装
置に関する。
ｓｅ ＣｏｄｅＭｏｄ山ａｔｉｏｎ）方式のＤＰＣＭ装
置に関する。
ここでＤＰＣＭ方式とは過去のサンプル値から次のサン
プル値を予測し、実際の値と予測値の差を伝送し、例え
ば復号ではその差信号を積分して元の信号を得る方式で
ある。第１図にＤＰＣＭ方式の符号器、復号器の両方を
兼用した従来よりの回路構成図を示す。
プル値を予測し、実際の値と予測値の差を伝送し、例え
ば復号ではその差信号を積分して元の信号を得る方式で
ある。第１図にＤＰＣＭ方式の符号器、復号器の両方を
兼用した従来よりの回路構成図を示す。
第１図において、１は減算器、２はＡ／Ｄコンバータ、
３は符号器（ａ側）−復号器（ｂ側）功換スイッチ、４
は加算器、５は予測器、６はＤ／Ａコンバータ、ＩＮ１
，ＯＵＴＩ端子はそれぞれ符号器として本回路を使用し
た時の入力端、出力端、ＩＮ２，ＯＵＴ２端子はそれぞ
れ復号器として本回路を使用した時の入力機、出力端で
ある。普通予測器５はシフトレジスタの様な遅延回路で
構成するので、予測器５はの初期値が不定であることが
多い。このため切換スイッチ３をｂ側に接続し、復号器
として本回路を用いる場合、予測器５はの初期値が復号
器の誤差となって出力端ＯＵＴ２に出てくる。またこの
誤差をなくすために予測器５の初期値を急激にゼロにす
ると、そのゼロにした点でノイズが生じるという欠点が
あった。本発明はかかる欠点に鑑み提案されたもので、
誤差、ノイズが生じないＤＰＣＭ装置を提供しようとす
るものである。
３は符号器（ａ側）−復号器（ｂ側）功換スイッチ、４
は加算器、５は予測器、６はＤ／Ａコンバータ、ＩＮ１
，ＯＵＴＩ端子はそれぞれ符号器として本回路を使用し
た時の入力端、出力端、ＩＮ２，ＯＵＴ２端子はそれぞ
れ復号器として本回路を使用した時の入力機、出力端で
ある。普通予測器５はシフトレジスタの様な遅延回路で
構成するので、予測器５はの初期値が不定であることが
多い。このため切換スイッチ３をｂ側に接続し、復号器
として本回路を用いる場合、予測器５はの初期値が復号
器の誤差となって出力端ＯＵＴ２に出てくる。またこの
誤差をなくすために予測器５の初期値を急激にゼロにす
ると、そのゼロにした点でノイズが生じるという欠点が
あった。本発明はかかる欠点に鑑み提案されたもので、
誤差、ノイズが生じないＤＰＣＭ装置を提供しようとす
るものである。
以下本発明の一実施例を図面に基づいて説明する。
第２図はそのブロック図を示し、第１図に示す従来回路
に、１量子化ステップ回路７を設け、瓜１端子を接地し
た構成としている。この１童子化ステップ回路７は入力
が正の時“１”、負の時“一１”、ゼロの時“０”を出
力する機能を有するものとする。この回路７を復号器と
して用いる時、まず切襖スイッチ３をａ側に接続し、予
測器５の初期値を１量子化ステップ回路７を通して１量
子化ずつ減少させ、徐々にゼロにする。次に予測器５の
初期値がゼロになったら、切換スイッチ３をｂ側に接続
して、ＩＮ２を入力端、ＯＵＴ２を出力端とする復号器
を構成する。この様に予測器５はの初期値を徐々にゼロ
とするので、初期値誤差のないしかもノイズの発生しな
い復号器ができる。第３図は本発明の他の実施例を示す
。
に、１量子化ステップ回路７を設け、瓜１端子を接地し
た構成としている。この１童子化ステップ回路７は入力
が正の時“１”、負の時“一１”、ゼロの時“０”を出
力する機能を有するものとする。この回路７を復号器と
して用いる時、まず切襖スイッチ３をａ側に接続し、予
測器５の初期値を１量子化ステップ回路７を通して１量
子化ずつ減少させ、徐々にゼロにする。次に予測器５の
初期値がゼロになったら、切換スイッチ３をｂ側に接続
して、ＩＮ２を入力端、ＯＵＴ２を出力端とする復号器
を構成する。この様に予測器５はの初期値を徐々にゼロ
とするので、初期値誤差のないしかもノイズの発生しな
い復号器ができる。第３図は本発明の他の実施例を示す
。
第３図において、１量子化ステップ回路８は切換スイッ
チ９をｃ側に接続すると第２図の１量子化ステップ回路
７と同様な働きをし、切襖スイッチ９をｄ側に接続する
とＡ／Ｄコンバータ２の出力をそのまま出力するもので
ある。今切換スイッチ３をａ側接続し、切換スイッチ９
をｄ側接続した場合、ＩＮＩを入力端子、ＯＵＴＩを出
力端子とする差分符号器となる。一方切操スイッチ３を
ａ側接続し、切換スイッチ９をｃ側接続した場合は、Ｉ
ＮＩを入力端子、ＯＵＴＩを出力端子とする定差符号器
となる。本回路を復号器として使用するには、まず切換
スイッチ３をａ側に、切換スイッチ９をｃ側に接続し、
回路８を１量子化ステップ回路とし、ＩＮｌ端子をゼロ
入力として予測器５はの初期値を徐々にゼロにする。
チ９をｃ側に接続すると第２図の１量子化ステップ回路
７と同様な働きをし、切襖スイッチ９をｄ側に接続する
とＡ／Ｄコンバータ２の出力をそのまま出力するもので
ある。今切換スイッチ３をａ側接続し、切換スイッチ９
をｄ側接続した場合、ＩＮＩを入力端子、ＯＵＴＩを出
力端子とする差分符号器となる。一方切操スイッチ３を
ａ側接続し、切換スイッチ９をｃ側接続した場合は、Ｉ
ＮＩを入力端子、ＯＵＴＩを出力端子とする定差符号器
となる。本回路を復号器として使用するには、まず切換
スイッチ３をａ側に、切換スイッチ９をｃ側に接続し、
回路８を１量子化ステップ回路とし、ＩＮｌ端子をゼロ
入力として予測器５はの初期値を徐々にゼロにする。
そして切換スイッチ３をｂ側に接続して、被復号信号を
ＩＮ２端子に入力し、復号信号をＯＵＴ２端子に出力す
る復号器を構成する。この様な構成とすることにより本
回路は符号器、復号器のいずれかでも使用でき、しかも
初期値誤差のない、しかもノイズの発生のない復号器が
実現できる。第４図は１量子化ステップ回路７又は８の
回路の一具体例を示すものである。
ＩＮ２端子に入力し、復号信号をＯＵＴ２端子に出力す
る復号器を構成する。この様な構成とすることにより本
回路は符号器、復号器のいずれかでも使用でき、しかも
初期値誤差のない、しかもノイズの発生のない復号器が
実現できる。第４図は１量子化ステップ回路７又は８の
回路の一具体例を示すものである。
第４図において、１０，１ １はインバータ、１２，１
４はＡＮＤ回路、１６，１７はＮＯＲ回路、１８〜２１
はＯＲ回路である。ここでは４ビットのＤＰＣＭを例に
して説明する。ｎ，ｏ，ｐ，ｑはＡ／Ｄコンバータ２の
出力ビットで、ｎはＭＳＢとし、ｒ〜ｕは本回路の出力
とする。以下ｍ＝０の場合について説明する。ｍ＝であ
るのでＡＮＤ回路１３〜１６のゲートが閉じられる。Ｍ
ＳＢが“１”の時ＡＮＤ回路１２出力が“１”になりＯ
Ｒ回路１８〜２０の出力が“１”になる。またＮＯＲ回
路１７の出力は“０”となり、ＮＯＲ回路１６の出力が
“１”となるためＯＲ回路２１の出力は“１”になる。
つまりＭＳＢが“１”の時本回路の出力ｒ，ｓ，ｔ，ｕ
はすべて“１”になる。従って本回路に負のディジタル
量がＡ／Ｄコンバータ２から入ると、出力に“一１”を
出すことになる。次にＭＳＢが“０”の時ＡＮＤ回路１
２出力が“０”になり、ＯＲ回路１８〜２０出力は“０
”になる。またＮＯＲ回路１ ７はｎ，ｏ，ｐのいずれ
かが‘‘１”であれば出力は“０”となり、ＮＯＲ回路
１６出力が“１”になり、ＯＲ回路２１出力は入力ｎ〜
ｑがすべて“０”以外の時は“１”となる。つまり本回
路に正のディジタル量がＡ／Ｄコンバータ２から入ると
出力に“１”を出すことになり、本回路に入力する量が
“０”の時世力を出すことになる。次にｍ：１の場合に
ついて説明する。
４はＡＮＤ回路、１６，１７はＮＯＲ回路、１８〜２１
はＯＲ回路である。ここでは４ビットのＤＰＣＭを例に
して説明する。ｎ，ｏ，ｐ，ｑはＡ／Ｄコンバータ２の
出力ビットで、ｎはＭＳＢとし、ｒ〜ｕは本回路の出力
とする。以下ｍ＝０の場合について説明する。ｍ＝であ
るのでＡＮＤ回路１３〜１６のゲートが閉じられる。Ｍ
ＳＢが“１”の時ＡＮＤ回路１２出力が“１”になりＯ
Ｒ回路１８〜２０の出力が“１”になる。またＮＯＲ回
路１７の出力は“０”となり、ＮＯＲ回路１６の出力が
“１”となるためＯＲ回路２１の出力は“１”になる。
つまりＭＳＢが“１”の時本回路の出力ｒ，ｓ，ｔ，ｕ
はすべて“１”になる。従って本回路に負のディジタル
量がＡ／Ｄコンバータ２から入ると、出力に“一１”を
出すことになる。次にＭＳＢが“０”の時ＡＮＤ回路１
２出力が“０”になり、ＯＲ回路１８〜２０出力は“０
”になる。またＮＯＲ回路１ ７はｎ，ｏ，ｐのいずれ
かが‘‘１”であれば出力は“０”となり、ＮＯＲ回路
１６出力が“１”になり、ＯＲ回路２１出力は入力ｎ〜
ｑがすべて“０”以外の時は“１”となる。つまり本回
路に正のディジタル量がＡ／Ｄコンバータ２から入ると
出力に“１”を出すことになり、本回路に入力する量が
“０”の時世力を出すことになる。次にｍ：１の場合に
ついて説明する。
この時ＡＮＤ回路１ ８〜２０出力が開かれ、ＡＮＤ回
路１２出力が“０”となるので出力ｒ，ｓ，ｔには入力
ｎ，ｏ，ｐがそのまま出力される。またＮＯＲ回路１６
出力を“０”であるための出力にも入力ｑがそのまま出
力される。従ってｍ＝１の時入出力は全く同じになる。
この回路をｍ＝０としたものが、第２図、第３図に示す
復号器であり、第３図に示す定差符号器である。
路１２出力が“０”となるので出力ｒ，ｓ，ｔには入力
ｎ，ｏ，ｐがそのまま出力される。またＮＯＲ回路１６
出力を“０”であるための出力にも入力ｑがそのまま出
力される。従ってｍ＝１の時入出力は全く同じになる。
この回路をｍ＝０としたものが、第２図、第３図に示す
復号器であり、第３図に示す定差符号器である。
又、ｍ＝１として使ったものが第３図に示す差分符号器
としたものである。以上本発明によれば、局部復号器に
て受信符号を復号するに際し、予め、信号切替手段によ
り局部復号器の入力を符号化手段の出力に接続すること
により、局部復号器、減算手段、符号化手段からＤＰＣ
Ｍ符号器を構成し、このＤＰＣＭ符号器の入力を雫入力
設定手段により等価的に零となすことにより局部復号器
を初期化するので、復号器として信号を復号する時の累
積誤差が生じないばかりでなく、ノイズの発生もないの
で、非常に精度の良いＤＰＣＭ方式の復号器を得るに至
った。
としたものである。以上本発明によれば、局部復号器に
て受信符号を復号するに際し、予め、信号切替手段によ
り局部復号器の入力を符号化手段の出力に接続すること
により、局部復号器、減算手段、符号化手段からＤＰＣ
Ｍ符号器を構成し、このＤＰＣＭ符号器の入力を雫入力
設定手段により等価的に零となすことにより局部復号器
を初期化するので、復号器として信号を復号する時の累
積誤差が生じないばかりでなく、ノイズの発生もないの
で、非常に精度の良いＤＰＣＭ方式の復号器を得るに至
った。
第１図は従来のブロック図、第２図は本発明の一実施例
を示すブロック図、第３図はＳＵの実施例を示すブロッ
ク図、第４図は本発明の実施例において使用する一具体
回路構成図である。 １．．・減算器、２…Ａ／Ｄコンバータ、３，９．・・
切換スイッチ、４…加算器、５・・・予測器、６・・・
Ｄ／Ａコンバータ、７，８・・・１量子化ステップ回路
。 第１図 第２図 第３図 第４図
を示すブロック図、第３図はＳＵの実施例を示すブロッ
ク図、第４図は本発明の実施例において使用する一具体
回路構成図である。 １．．・減算器、２…Ａ／Ｄコンバータ、３，９．・・
切換スイッチ、４…加算器、５・・・予測器、６・・・
Ｄ／Ａコンバータ、７，８・・・１量子化ステップ回路
。 第１図 第２図 第３図 第４図
Claims (1)
- １ 局部復号器と、入力信号と局部復号信号の差をとる
減算手段と、この差信号を１量子化ステツプの大きさで
符号化する符号化手段と、前記局部復号器の入力を前記
符号化手段の出力または受信符号の何れかに切り替える
信号切替手段と、前記符号器の入力を等価的に零となす
零入力設定手段とを備え、前記信号切替手段により前記
局部復号器の入力を前記符号化手段の出力に接続するこ
とにより、前記局部復号器、前記減算手段、前記符号化
手段からＤＰＣＭ符号器を構成し、このＤＰＣＭ符号器
の入力を前記零入力設定手段により等価的に零となすこ
とにより前記局部復号器を初期化し、その後に、前記信
号切換手段により前記局部復号器の入力を受信符号に切
り替えて、前記局部復号器にて受信符号を復号するよう
に構成したことを特徴とするＤＰＣＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11211876A JPS6037657B2 (ja) | 1976-09-17 | 1976-09-17 | Ｄｐｃｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11211876A JPS6037657B2 (ja) | 1976-09-17 | 1976-09-17 | Ｄｐｃｍ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5337361A JPS5337361A (en) | 1978-04-06 |
| JPS6037657B2 true JPS6037657B2 (ja) | 1985-08-27 |
Family
ID=14578617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11211876A Expired JPS6037657B2 (ja) | 1976-09-17 | 1976-09-17 | Ｄｐｃｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037657B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110429A (en) * | 1979-02-19 | 1980-08-25 | Matsushita Electric Ind Co Ltd | Composite unit |
| GB2097378B (en) * | 1981-04-29 | 1984-12-19 | Flogates Ltd | Basic refractory cementitious material and components thereof |
| JPS61169029A (ja) * | 1985-01-22 | 1986-07-30 | Matsushita Electric Ind Co Ltd | 双方向時分割多重化ｄｐｃｍ符号復号器 |
-
1976
- 1976-09-17 JP JP11211876A patent/JPS6037657B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5337361A (en) | 1978-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4209773A (en) | Code converters | |
| JPS57125517A (en) | Da conversion circuit | |
| EP0199282B1 (en) | Interpolative d/a converter | |
| JPS6380626A (ja) | デイジタル・アナログ変換回路 | |
| JPS6037657B2 (ja) | Ｄｐｃｍ装置 | |
| US5084701A (en) | Digital-to-analog converter using cyclical current source switching | |
| US4580131A (en) | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise | |
| US4163871A (en) | Digital CVSD telephone conference circuit | |
| JPS58165441A (ja) | Ｐｃｍ信号符号器 | |
| JPH073953B2 (ja) | コード変換器 | |
| JPS636170B2 (ja) | ||
| JPS6057774B2 (ja) | 論理演算型ディジタル圧伸器 | |
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JPS58215128A (ja) | デイジタル・アナログ変換回路 | |
| JP3016094B2 (ja) | ２重積分型ａｄ変換器 | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| JPH0224410B2 (ja) | ||
| JPH0140530B2 (ja) | ||
| JP2609981B2 (ja) | デコーディング回路 | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| JPH04418B2 (ja) | ||
| JPS60127820A (ja) | 縦続型ａ／ｄ変換器 | |
| JPS6124850B2 (ja) | ||
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPS6342887B2 (ja) |