JPS6037752A - ビ−ムリ−ド型半導体装置 - Google Patents
ビ−ムリ−ド型半導体装置Info
- Publication number
- JPS6037752A JPS6037752A JP58145925A JP14592583A JPS6037752A JP S6037752 A JPS6037752 A JP S6037752A JP 58145925 A JP58145925 A JP 58145925A JP 14592583 A JP14592583 A JP 14592583A JP S6037752 A JPS6037752 A JP S6037752A
- Authority
- JP
- Japan
- Prior art keywords
- beam lead
- semiconductor substrate
- substrate
- film
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はビームリード型半導体装置に係シ、半導体基板
とビームリード間の接触不良金防ぐ為半導体基板表面の
端部に段部全形成し、その上にビームリード全形成する
こと特徴とするビームリード型半導体装置である。
とビームリード間の接触不良金防ぐ為半導体基板表面の
端部に段部全形成し、その上にビームリード全形成する
こと特徴とするビームリード型半導体装置である。
一般的にビームリード型半導体装置の構造は第１図の様
になっている。半導体基板１の表層（下面側）に素子が
形成され該半導体基板ｌには素子形成等に於いて酸化膜
２が形成される。さらの該酸化膜２の上には外部からの
汚れ、例えばＮａイオン等から素子特性の劣化ぐことや
半導体基板表面の歪改善の為窒化膜３等の絶縁膜が形成
される。
になっている。半導体基板１の表層（下面側）に素子が
形成され該半導体基板ｌには素子形成等に於いて酸化膜
２が形成される。さらの該酸化膜２の上には外部からの
汚れ、例えばＮａイオン等から素子特性の劣化ぐことや
半導体基板表面の歪改善の為窒化膜３等の絶縁膜が形成
される。
該絶縁膜は１μｍ前後と非常に薄い層である。そして前
後窒化膜３の上に電極配線形成４が行なわれる。電極配
線形成４では先ずチタン、白金等の下地電極配線形成後
、金メッキ等で数μｍ厚の金電極配線を形成する。さら
にビームリード部に対しては１０数μｍ厚の金電極配線
が形成されている。
後窒化膜３の上に電極配線形成４が行なわれる。電極配
線形成４では先ずチタン、白金等の下地電極配線形成後
、金メッキ等で数μｍ厚の金電極配線を形成する。さら
にビームリード部に対しては１０数μｍ厚の金電極配線
が形成されている。
以下に従来の欠点について述べる。前述の様に半導体基
板１とビームリード間に形成されている絶縁膜の酸化膜
２と窒化膜３は薄く、前記二者間は狭い構造となってい
る。この様な構造の従来のビームリード型半導体装置で
はセラミック等の実装基板α極と接着する際、機械的な
圧力でビームリードか半導体基板１に接触する機会が多
くなり、品質上大きな問題であった。この欠点の対策と
して、従来は素子の分離時に行う半導体基板の化学的エ
ツチングで前記窒化膜３が、半導体基板１より完全に露
出する程度まで行なう様にしていた。
板１とビームリード間に形成されている絶縁膜の酸化膜
２と窒化膜３は薄く、前記二者間は狭い構造となってい
る。この様な構造の従来のビームリード型半導体装置で
はセラミック等の実装基板α極と接着する際、機械的な
圧力でビームリードか半導体基板１に接触する機会が多
くなり、品質上大きな問題であった。この欠点の対策と
して、従来は素子の分離時に行う半導体基板の化学的エ
ツチングで前記窒化膜３が、半導体基板１より完全に露
出する程度まで行なう様にしていた。
しかし次の様な欠点がまだ残されている。＠２図は半導
体基板側よシ見た図全示すが半導体基板１のエツチング
は四辺均等にコントロールしてエツチングすることは非
常に難ずかしく、−辺の２インは窒化膜が見えても他ラ
インは見えない状態になる事が多くビームリード型半導
体装置の製造工程中の最後に行う外観チェックでの歩留
を下げる原因となっていた。
体基板側よシ見た図全示すが半導体基板１のエツチング
は四辺均等にコントロールしてエツチングすることは非
常に難ずかしく、−辺の２インは窒化膜が見えても他ラ
インは見えない状態になる事が多くビームリード型半導
体装置の製造工程中の最後に行う外観チェックでの歩留
を下げる原因となっていた。
本発明では以上の様な欠点を防ぐ為半導体基板表面の端
部に段部を設けその上にビームリードを形成し、半導体
基板とビームリード間に空隙を設けることにシ凱該二者
間の接触する危険の少ない、品質の高いビームリード型
半導体装置を提供することにある。
部に段部を設けその上にビームリードを形成し、半導体
基板とビームリード間に空隙を設けることにシ凱該二者
間の接触する危険の少ない、品質の高いビームリード型
半導体装置を提供することにある。
以下に本発明を実施例紀３図を使用しながら説明する。
一般的に知られている選択酸化プロセス法によシ半導体
基板１への内部素子形成工程の最初か又は素子形成中に
行う窒化膜形成後に半導体基板ｌの素子形成面（第３図
は下側）のビームリード型半導体装置の分離ラインに酸
化膜５を厚く形成する。該酸化膜５の厚さは厚い程効果
は出るが数μｍ程度は形成する。又一般に素子の分離は
素子の形成を終えた半導体基板を石英板等に樹脂系ワッ
クスで粘シつけ、固定してから化学的エツチングで半導
体基板の裏面（素子形成を行なわない面）よシ行ってお
シ、この工程迄のビームリード型半導体装置は第３図（
ａ）の状態である。その後弗酸系エツチング液で絶縁膜
５全エツチングする。
基板１への内部素子形成工程の最初か又は素子形成中に
行う窒化膜形成後に半導体基板ｌの素子形成面（第３図
は下側）のビームリード型半導体装置の分離ラインに酸
化膜５を厚く形成する。該酸化膜５の厚さは厚い程効果
は出るが数μｍ程度は形成する。又一般に素子の分離は
素子の形成を終えた半導体基板を石英板等に樹脂系ワッ
クスで粘シつけ、固定してから化学的エツチングで半導
体基板の裏面（素子形成を行なわない面）よシ行ってお
シ、この工程迄のビームリード型半導体装置は第３図（
ａ）の状態である。その後弗酸系エツチング液で絶縁膜
５全エツチングする。
その結果は第３図（ｂ）の様になる。この第３図（ｂ）
の様な構造にすることによシ半導体基板からのビームリ
ード取シ出し部に於ける前記三者間の距離が広くなり組
立時のリードの多少の変形での接触の危険を殆んど無く
なる。
の様な構造にすることによシ半導体基板からのビームリ
ード取シ出し部に於ける前記三者間の距離が広くなり組
立時のリードの多少の変形での接触の危険を殆んど無く
なる。
又素子分離時の半導体基板のエツチングでは前記の様に
半導体基板とビームリード間の窒化膜の露出度をコント
ロールする様なことは不要になシ、荏易にエツチング作
業が行なえる様になる。
半導体基板とビームリード間の窒化膜の露出度をコント
ロールする様なことは不要になシ、荏易にエツチング作
業が行なえる様になる。
以上、本発明によシ、ビームリードと半導体基板間の接
触不良は少くなム作業性、外観歩留が向上し製造及び品
質上大きな効果が得られる。
触不良は少くなム作業性、外観歩留が向上し製造及び品
質上大きな効果が得られる。
第１図は一般的なビームリード型半導体装置の断面図、
第２図は半導体基板側（素子形成面とは逆側）よシ見た
素子分離の半導体基板のエツチング状態、第３図（ａ）
、 ｔｂ）は各々本発明の実施例の工程順断面図である
。 なお図において、１・・・・・・半導体基板、２・・・
・・・酸化膜、３・・・・・・窒化膜、４・・・・・・
金電極配線（ビームリードを含む）、５・・・・・・酸
化膜、破線・・・・・・半導体基板とビームリード間に
形成されている窒化膜ライン、である。 卒１個 ／ ヰ２′開 発３回 （し） ／
第２図は半導体基板側（素子形成面とは逆側）よシ見た
素子分離の半導体基板のエツチング状態、第３図（ａ）
、 ｔｂ）は各々本発明の実施例の工程順断面図である
。 なお図において、１・・・・・・半導体基板、２・・・
・・・酸化膜、３・・・・・・窒化膜、４・・・・・・
金電極配線（ビームリードを含む）、５・・・・・・酸
化膜、破線・・・・・・半導体基板とビームリード間に
形成されている窒化膜ライン、である。 卒１個 ／ ヰ２′開 発３回 （し） ／
Claims (1)
- 素子が形成される側の半導体基板表面の端部に段部が設
けられ、該段部の上にビームリードが形成されているこ
とを特徴とするビームリード型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145925A JPS6037752A (ja) | 1983-08-10 | 1983-08-10 | ビ−ムリ−ド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145925A JPS6037752A (ja) | 1983-08-10 | 1983-08-10 | ビ−ムリ−ド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037752A true JPS6037752A (ja) | 1985-02-27 |
Family
ID=15396245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58145925A Pending JPS6037752A (ja) | 1983-08-10 | 1983-08-10 | ビ−ムリ−ド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599703A (zh) * | 2020-05-09 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | SiC衬底上GaN器件或电路的梁式引线制备方法 |
-
1983
- 1983-08-10 JP JP58145925A patent/JPS6037752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599703A (zh) * | 2020-05-09 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | SiC衬底上GaN器件或电路的梁式引线制备方法 |
| CN111599703B (zh) * | 2020-05-09 | 2021-09-03 | 中国电子科技集团公司第十三研究所 | SiC衬底上GaN器件或电路的梁式引线制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3878008A (en) | Method of forming high reliability mesa diode | |
| JPS6037752A (ja) | ビ−ムリ−ド型半導体装置 | |
| JP3061249B2 (ja) | 静電容量型圧力センサとその製造方法 | |
| JPS60130145A (ja) | ビ−ムリ−ド型半導体装置 | |
| JP2001155976A (ja) | シリコンウェハの接合方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JP2001201418A (ja) | 静電容量型半導体圧力センサ及びその製造方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPH05203519A (ja) | 圧力センサの製造方法 | |
| JP2909639B2 (ja) | 電気的接続部材の製造方法 | |
| EP0396276A2 (en) | Method of manufacturing semiconductor device | |
| JP2913724B2 (ja) | 半導体装置の製造方法 | |
| JP3173905B2 (ja) | 半導体圧力センサ | |
| JPH01286333A (ja) | 半導体装置 | |
| JP3021709B2 (ja) | 半導体装置の製造方法 | |
| JP2660024B2 (ja) | 半導体装置の製造方法 | |
| JP3178132B2 (ja) | Ｌｏｃ型半導体装置の製造方法 | |
| JP2848059B2 (ja) | 半導体加速度センサの製造方法 | |
| JP2778879B2 (ja) | 小形駆動機構の形成方法 | |
| JPS6110977B2 (ja) | ||
| JPS63204663A (ja) | 半導体装置の製造方法 | |
| JPS6226812A (ja) | 半導体装置の製造方法 | |
| JPH0595027A (ja) | フレキシブル回路基板の形成方法 | |
| JPS58215046A (ja) | 半導体集積回路装置 |