JPS6110977B2 - - Google Patents
Info
- Publication number
- JPS6110977B2 JPS6110977B2 JP8029277A JP8029277A JPS6110977B2 JP S6110977 B2 JPS6110977 B2 JP S6110977B2 JP 8029277 A JP8029277 A JP 8029277A JP 8029277 A JP8029277 A JP 8029277A JP S6110977 B2 JPS6110977 B2 JP S6110977B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- main surface
- substrate
- bonding
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004026 adhesive bonding Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に外部接続端子配線が
バンプ形で成る構造のいわゆるバンプ型半導体装
置に関するものである。
バンプ形で成る構造のいわゆるバンプ型半導体装
置に関するものである。
従来のバンプ型半導体装置は該種装置を構成す
る基板の周縁領域が、直立型構造をしていた。通
常フエイスアツプボンデイング実装するバンプ型
半導体装置において、半導体ウエハー基板を各個
所装置に切断分離する時、該装置周縁部での損傷
不良を生じ易く、装置の形状不良やボンデイング
実装後のリード電極の端部接触不良を誘発させて
いた。更に別の欠点として、上記切断分離後に固
定基板にはりつけたままボンデイング実装する
と、該装置基板の側面に沿つてはりつけ材がせり
上り現象を生じてパンプ面に到達し、リード電極
とのボンデイング実装に接続不良を誘発させてい
た。
る基板の周縁領域が、直立型構造をしていた。通
常フエイスアツプボンデイング実装するバンプ型
半導体装置において、半導体ウエハー基板を各個
所装置に切断分離する時、該装置周縁部での損傷
不良を生じ易く、装置の形状不良やボンデイング
実装後のリード電極の端部接触不良を誘発させて
いた。更に別の欠点として、上記切断分離後に固
定基板にはりつけたままボンデイング実装する
と、該装置基板の側面に沿つてはりつけ材がせり
上り現象を生じてパンプ面に到達し、リード電極
とのボンデイング実装に接続不良を誘発させてい
た。
本発明は上記の欠点を除去し、ボンデイング実
装におけるリード電極の端部接触のない且つはり
つけ材のせり上り現象のない半導体基板構造を有
するバンプ型半導体装置を提供することを目的と
する。
装におけるリード電極の端部接触のない且つはり
つけ材のせり上り現象のない半導体基板構造を有
するバンプ型半導体装置を提供することを目的と
する。
本発明の半導体装置は、半導体個片装置の基板
側面の周囲が段状構造を有し、該装置の一主面側
が裏面側よりも突出ている構造を特徴とする。
側面の周囲が段状構造を有し、該装置の一主面側
が裏面側よりも突出ている構造を特徴とする。
本発明によると、装置側面の基板部が段状構造
をなし、且つ主面側が裏面側よりも突出ているた
めにボンデイング実装時のはりつけ材のせり上り
を防ぐことができ、ボンデイング接続の機械的強
度を増大させ、品質向上を果すことが可能にな
る。又、該種構造を得る方法として、半導体ウエ
ーハ基板を切断分離する時、裏面側より行うと主
面側周縁部における損傷根がなくなり、ボンデイ
ング実装後のリード電極が個片装置基板と接触す
る不良を解消せしめる。
をなし、且つ主面側が裏面側よりも突出ているた
めにボンデイング実装時のはりつけ材のせり上り
を防ぐことができ、ボンデイング接続の機械的強
度を増大させ、品質向上を果すことが可能にな
る。又、該種構造を得る方法として、半導体ウエ
ーハ基板を切断分離する時、裏面側より行うと主
面側周縁部における損傷根がなくなり、ボンデイ
ング実装後のリード電極が個片装置基板と接触す
る不良を解消せしめる。
次に本発明を実施例により図面を用いて説明す
る。尚、説明の都合上、二層配線回路構造のバン
プ型半導体装置の場合で示し、半導体基板内の極
性表示は省略した。
る。尚、説明の都合上、二層配線回路構造のバン
プ型半導体装置の場合で示し、半導体基板内の極
性表示は省略した。
図は本発明の１実施例のバンプ型半導体装置の
断面図である。
断面図である。
シリコン基板１の一面にエピタキシヤル層２と
SiO2膜あるいはSi3N4膜等の絶縁膜３と拡散素子
領域４を有して主面とし、ここへＡ膜５と
Al2O3膜６から成る下層配線領域を有し、厚いAu
膜９から成るバンプ端子領域を有する半導体装置
において、該シリコン基板の側面部が段状構造を
有し、特に主面部側が裏面部側よりも突出ている
ことを特徴とするものである。例えば、シリコン
基板の厚さをt1とし、該基板の主面側の突出し部
の厚さをt2、その突出し幅をW1とする構造を有
するものであり、t1≒350μｍ、t2≒200μｍ、w1
≒50μｍをもつて側面が段状構造のバンプ型半導
体装置を作ることができる。突出し部の側面は直
立型でも傾斜側でも良く、上記t1，t2，w1はそれ
ぞれの実施例寸法値に限定されるものではない。
又、該突出し部の幅w1より更に内側にバンプ端
子９が設置されているものであり、基板側面から
バンプ端子側面までの幅w2とするときw2＞w1で
あることが必要である。上記実施例ではw2≒300
μｍとした。
SiO2膜あるいはSi3N4膜等の絶縁膜３と拡散素子
領域４を有して主面とし、ここへＡ膜５と
Al2O3膜６から成る下層配線領域を有し、厚いAu
膜９から成るバンプ端子領域を有する半導体装置
において、該シリコン基板の側面部が段状構造を
有し、特に主面部側が裏面部側よりも突出ている
ことを特徴とするものである。例えば、シリコン
基板の厚さをt1とし、該基板の主面側の突出し部
の厚さをt2、その突出し幅をW1とする構造を有
するものであり、t1≒350μｍ、t2≒200μｍ、w1
≒50μｍをもつて側面が段状構造のバンプ型半導
体装置を作ることができる。突出し部の側面は直
立型でも傾斜側でも良く、上記t1，t2，w1はそれ
ぞれの実施例寸法値に限定されるものではない。
又、該突出し部の幅w1より更に内側にバンプ端
子９が設置されているものであり、基板側面から
バンプ端子側面までの幅w2とするときw2＞w1で
あることが必要である。上記実施例ではw2≒300
μｍとした。
本実施例によると、個片化装置基板側面が厚さ
t2、幅w1をもつて主面が突出し構造の段状を成し
ているため、該装置を固定基板にはりつけ材をも
つてはりつけ固定したまま、主面のバンプ端子９
に対してボンデイング実装を試みても、該つき出
し部にさえぎられて装置側面をはりつけ材がせり
上る現象を抑えられ、該ボンデイング実装の接続
強度を保持させ得ることができ、生産性の向上と
品質の向上を果すことになる。
t2、幅w1をもつて主面が突出し構造の段状を成し
ているため、該装置を固定基板にはりつけ材をも
つてはりつけ固定したまま、主面のバンプ端子９
に対してボンデイング実装を試みても、該つき出
し部にさえぎられて装置側面をはりつけ材がせり
上る現象を抑えられ、該ボンデイング実装の接続
強度を保持させ得ることができ、生産性の向上と
品質の向上を果すことになる。
本発明の構造を得る方法として、裏面側よりダ
イシング切断して溝部を基板内途中深さまで形成
し、残り基板厚さをブレーキングにて分離すれば
良い。即ち該基板主面側よりダイシング切断を行
なうことによる個片装置端部の欠損不良がなくな
り、ボンデイングリードの電気的短絡を防止で
き、前述と同様の生産性の向上及び品質の向上を
果すことになる。
イシング切断して溝部を基板内途中深さまで形成
し、残り基板厚さをブレーキングにて分離すれば
良い。即ち該基板主面側よりダイシング切断を行
なうことによる個片装置端部の欠損不良がなくな
り、ボンデイングリードの電気的短絡を防止で
き、前述と同様の生産性の向上及び品質の向上を
果すことになる。
尚本発明をバンプ型構造の一実施例を用いて説
明したが、ワイヤ、ボンデイング型半導体装置で
も良く、回路配線材料には限定されない。ボンデ
イング実装時の加圧力に対してw2＞w1の関係の
ため、該つき出し構造における機械的損傷不良を
生ずることがない。
明したが、ワイヤ、ボンデイング型半導体装置で
も良く、回路配線材料には限定されない。ボンデ
イング実装時の加圧力に対してw2＞w1の関係の
ため、該つき出し構造における機械的損傷不良を
生ずることがない。
図は本発明の１実施例のバンプ型半導体装置の
断面図である。 １…シリコン基板、２…エピタキシヤル層、３
…絶縁膜、４…拡散素子領域、５…Al膜、６…
Al2O3膜、７…SiO2膜、８…Ti―Pt―Au膜、９
…Auバンプ端子、ｔ…シリコン基板の全厚さ、
t2…突出し部のシリコン基板の厚さ、W1……突
出し部の幅、w2…基板側面からバンプ端子まで
の幅。
断面図である。 １…シリコン基板、２…エピタキシヤル層、３
…絶縁膜、４…拡散素子領域、５…Al膜、６…
Al2O3膜、７…SiO2膜、８…Ti―Pt―Au膜、９
…Auバンプ端子、ｔ…シリコン基板の全厚さ、
t2…突出し部のシリコン基板の厚さ、W1……突
出し部の幅、w2…基板側面からバンプ端子まで
の幅。
Claims (1)
- １ 半導体基板の半導体個片に設けられた一主面
が該半導体基板の裏面よりも大きくなつており、
かつ、該一主面と該裏面とをむすぶ側面形状は、
該一主面からの切断面とこれよりも内側に位置す
る裏面からの切断面とが該半導体基板の厚さの途
中で該一主面と平行な平坦部を有して接続する形
状をなし、これにより該一主面の側が該裏面の側
よりも段状構造で突出せる形状となつている側面
となつていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029277A JPS5414161A (en) | 1977-07-04 | 1977-07-04 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8029277A JPS5414161A (en) | 1977-07-04 | 1977-07-04 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5414161A JPS5414161A (en) | 1979-02-02 |
| JPS6110977B2 true JPS6110977B2 (ja) | 1986-04-01 |
Family
ID=13714186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8029277A Granted JPS5414161A (en) | 1977-07-04 | 1977-07-04 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5414161A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3530158B2 (ja) * | 2001-08-21 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
-
1977
- 1977-07-04 JP JP8029277A patent/JPS5414161A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5414161A (en) | 1979-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1316577C (zh) | 芯片尺度表面安装器件及其制造方法 | |
| US4244002A (en) | Semiconductor device having bump terminal electrodes | |
| US4151545A (en) | Semiconductor electric circuit device with plural-layer aluminum base metallization | |
| US10957632B2 (en) | Lead frame assembly for a semiconductor device | |
| JP2001044498A (ja) | 窒化物半導体発光素子 | |
| JP2022179627A (ja) | 半導体素子および半導体装置 | |
| JP2006190987A (ja) | パッケージ構造とその製造方法 | |
| JPH05343468A (ja) | 半導体装置 | |
| JPS6110977B2 (ja) | ||
| JPH05326618A (ja) | 半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| JPS62154769A (ja) | 半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| EP0396276A2 (en) | Method of manufacturing semiconductor device | |
| JPH0563112A (ja) | 半導体装置 | |
| JPS60178636A (ja) | 半導体装置 | |
| JP2848488B2 (ja) | 半導体装置とその製造方法 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JPS61115332A (ja) | 半導体装置及びその製造方法 | |
| JPH053277A (ja) | 半導体装置 | |
| JP2913724B2 (ja) | 半導体装置の製造方法 | |
| JPH01225141A (ja) | 樹脂封止型半導体装置 | |
| KR0133386Y1 (ko) | 반도체 패키지 | |
| JP2003124240A (ja) | 半導体装置の製造方法 | |
| JPH05335366A (ja) | 半導体装置 |