JPS6039236A - 液晶パネル表示デ−タ転送回路 - Google Patents
液晶パネル表示デ−タ転送回路Info
- Publication number
- JPS6039236A JPS6039236A JP14781583A JP14781583A JPS6039236A JP S6039236 A JPS6039236 A JP S6039236A JP 14781583 A JP14781583 A JP 14781583A JP 14781583 A JP14781583 A JP 14781583A JP S6039236 A JPS6039236 A JP S6039236A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- crystal panel
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 38
- 238000004891 communication Methods 0.000 claims abstract description 8
- 239000013256 coordination polymer Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 201000004569 Blindness Diseases 0.000 description 1
- 241000792276 Drino Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000010865 sewage Substances 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶パネル表示のためのデータ転送回路に関す
るものである。
るものである。
従来の液晶パネル表示のためのデータ転送回路はプログ
ラマプルエラ０デバイスとして１チノフ構成で用意され
ていた。
ラマプルエラ０デバイスとして１チノフ構成で用意され
ていた。
しかしながら、従来の構成であるとロジック回路として
、バイポーラ駆動とかｙＭｏｓ駆動のものが多く、消費
電流が５０〜１００ｍＡ 程度の定常７１１″流を流さ
なければならないという欠点を有していた。特に、コン
ビーータ機器の端末機として、小スペースを要求される
デバイスとしては、内部で発生される消費熱が問題にな
る事が多かった。
、バイポーラ駆動とかｙＭｏｓ駆動のものが多く、消費
電流が５０〜１００ｍＡ 程度の定常７１１″流を流さ
なければならないという欠点を有していた。特に、コン
ビーータ機器の端末機として、小スペースを要求される
デバイスとしては、内部で発生される消費熱が問題にな
る事が多かった。
本発甲は上述の欠点を解決するものであり、データ転送
回路をスモールスケールなロジック回路で８成し、スモ
ールスケールロジック回路として例工ば、ハイスビルド
ＣＭＯ８で構成する事により消費電流を零に等しくして
、デバイス内部で発生される消費熱を削減する事を目的
としたものである。
回路をスモールスケールなロジック回路で８成し、スモ
ールスケールロジック回路として例工ば、ハイスビルド
ＣＭＯ８で構成する事により消費電流を零に等しくして
、デバイス内部で発生される消費熱を削減する事を目的
としたものである。
匂、下水発明を第１図、第２図、第３図、第４図第５図
で詳細に説明する。鎮１図は本発明の液晶パネル表示の
データ転送回路ブロックダイヤグラム、第２図は液晶パ
ネル表示のデータ転送ルーチンのフローチャート、第６
図は液晶表示ルーチンのフローチャート、第４図は液晶
パネル表示のデータ転送のタイミングチャート、第５図
は本発明の回路を搭載したデバイス外観図である＠第１
図において、１は通信命令を液晶表示パネル１０に表示
するための外部機器、２は外部機器１からの通信命令の
信号レベルをデバイス内部の信号レベルに変換するイン
タフェイスＯＯ路、 ３１−を外部機器１からの通信命
令を内部処理命令に変換するＣＰＵ、４はチップセレク
タ回路５、シリアルデータ回路６、シリアルクロック回
路７およびコマンド・データ指定回路８をキレクトする
デコーダ回路である。なお、チップセレクタ回路５、シ
リアルデータ回路６、シリアルクロック回路７ｉｔｃｐ
ｕ３のデータバスとつながれており、ＣＰＵ３からのデ
ータ信号が各々に供給される。９けチップセレクタ回路
５、シリアルデータ回路６、シリアルクロック回路７お
よびコマンド・データ指定回路８のデータ信号を受けて
、液晶パネル１０を表示するために駆動する液晶ドライ
バ、１０１７を液晶パネル、１１けデバイスである。
で詳細に説明する。鎮１図は本発明の液晶パネル表示の
データ転送回路ブロックダイヤグラム、第２図は液晶パ
ネル表示のデータ転送ルーチンのフローチャート、第６
図は液晶表示ルーチンのフローチャート、第４図は液晶
パネル表示のデータ転送のタイミングチャート、第５図
は本発明の回路を搭載したデバイス外観図である＠第１
図において、１は通信命令を液晶表示パネル１０に表示
するための外部機器、２は外部機器１からの通信命令の
信号レベルをデバイス内部の信号レベルに変換するイン
タフェイスＯＯ路、 ３１−を外部機器１からの通信命
令を内部処理命令に変換するＣＰＵ、４はチップセレク
タ回路５、シリアルデータ回路６、シリアルクロック回
路７およびコマンド・データ指定回路８をキレクトする
デコーダ回路である。なお、チップセレクタ回路５、シ
リアルデータ回路６、シリアルクロック回路７ｉｔｃｐ
ｕ３のデータバスとつながれており、ＣＰＵ３からのデ
ータ信号が各々に供給される。９けチップセレクタ回路
５、シリアルデータ回路６、シリアルクロック回路７お
よびコマンド・データ指定回路８のデータ信号を受けて
、液晶パネル１０を表示するために駆動する液晶ドライ
バ、１０１７を液晶パネル、１１けデバイスである。
なお、Ｓ工はシリアルデータ回路６より出力され、液晶
パネル１ａｖｃｅ示されるシリアルデータ信号、並はシ
リアルデータ信号Ｓ工を液晶ドライバ９の内部レジスタ
１ビット単位で転送するシリアルクロック信号、ｃ″Ｂ
は８個の液晶ドライバ９の中から目的とするチップをセ
レクトするチップセレクタ回路、Ｃ／Ｄはシリアルに液
晶ドライバ９に転送される信号がコマンドなのかデータ
なのかを指定するコマンド・データ指定信号であり、１
でコマンド、つでデータを示す。「■口は液晶ドライバ
９が口の信号を受けて、内部処理してからロジック的Ｋ
ＯからＩＫ立ち上がるビジー信号であり、とのＢＵＳＹ
信号が１の状態でないとシリアルデータ信号Ｓ工は送出
で＾ない。
パネル１ａｖｃｅ示されるシリアルデータ信号、並はシ
リアルデータ信号Ｓ工を液晶ドライバ９の内部レジスタ
１ビット単位で転送するシリアルクロック信号、ｃ″Ｂ
は８個の液晶ドライバ９の中から目的とするチップをセ
レクトするチップセレクタ回路、Ｃ／Ｄはシリアルに液
晶ドライバ９に転送される信号がコマンドなのかデータ
なのかを指定するコマンド・データ指定信号であり、１
でコマンド、つでデータを示す。「■口は液晶ドライバ
９が口の信号を受けて、内部処理してからロジック的Ｋ
ＯからＩＫ立ち上がるビジー信号であり、とのＢＵＳＹ
信号が１の状態でないとシリアルデータ信号Ｓ工は送出
で＾ない。
次に動作について説明する。第２図、第３図、第４図よ
り、ステップ■では液晶パネルのデジット数に応じて０
ＰＵ３内部のカウンタをセットする。例えば、６デジツ
トならばカウンタを６にセットする。ステップ■ではチ
ップセレクタ回路５を動作させ、目的とする液晶表示パ
ネル１０が表示できるように、その液晶ドライバー９の
盲を／′ｏ ＃ ｖｃさせる。ステップ■では時間待ち
ルーチンとして、液晶ドライバー９のＢＵＳＹが０１か
ら“１＃に立ち上がってくる時間を待つ時間を設定する
。ステップ■は液晶表示ルーチンであり、これは第３図
のステップ■からステップＯまでの処理ルーチンに示さ
れる。
り、ステップ■では液晶パネルのデジット数に応じて０
ＰＵ３内部のカウンタをセットする。例えば、６デジツ
トならばカウンタを６にセットする。ステップ■ではチ
ップセレクタ回路５を動作させ、目的とする液晶表示パ
ネル１０が表示できるように、その液晶ドライバー９の
盲を／′ｏ ＃ ｖｃさせる。ステップ■では時間待ち
ルーチンとして、液晶ドライバー９のＢＵＳＹが０１か
ら“１＃に立ち上がってくる時間を待つ時間を設定する
。ステップ■は液晶表示ルーチンであり、これは第３図
のステップ■からステップＯまでの処理ルーチンに示さ
れる。
ステップ■では１デジツトを表示するために必要なビッ
ト数をカウンタに設定する。例えば、実施例では８ビツ
ト構成なために、カウンタＶｃ８をセットする。ステッ
プ■ではシリアルデータ回路６をデコーダ回路４Ｖｃで
セレクトし、シリアルデータを１ビツトのみＭＳＢ（Ｄ
７）から液晶ドライバー９のシリアルデータのボートに
出力する。ステップのけシリアルクロック回路７より■
のノくルスを出力し、との口【同期して液晶ドライノ（
−９の内部レジスタに前記のシリアルデータＤ７が入力
される。ステップ■では、０ＰＵ５の内部レジスタに次
のデータ（Ｄ６）を取ね込むために１ビツト移動させる
。ステ・ツブ■けカウンタ値８から１を引いて７にする
。ステップ［相］は転送される８ビツトがコマンドかデ
ータ信号かをコマンド争データ指定回路８Ｖｃよって指
定する。ステップ０はカウンタ値がＯＫなるまでステッ
プ■に戻り、カウンタ値が０になると５ＴＯＰする。こ
の繰り返し動作は８ビツトの信号を送出できれば終了さ
れる。ステップ■の液晶表示ルーチンが終わるとヌテゾ
ブＯＶｃ移り、カウンタ値を−１する。次のステップ６
Φではカウンタ値が０になるまで前記動作をステップ■
からステップ０まで繰り返し、６バイトを液晶ドライノ
（−９に転送すると次のステップ０に移り、チップセレ
クタ回路５の出力を“１９に立ち上げるＦ８ＰＣよって
６デジノトの液晶表示が可能となる。
ト数をカウンタに設定する。例えば、実施例では８ビツ
ト構成なために、カウンタＶｃ８をセットする。ステッ
プ■ではシリアルデータ回路６をデコーダ回路４Ｖｃで
セレクトし、シリアルデータを１ビツトのみＭＳＢ（Ｄ
７）から液晶ドライバー９のシリアルデータのボートに
出力する。ステップのけシリアルクロック回路７より■
のノくルスを出力し、との口【同期して液晶ドライノ（
−９の内部レジスタに前記のシリアルデータＤ７が入力
される。ステップ■では、０ＰＵ５の内部レジスタに次
のデータ（Ｄ６）を取ね込むために１ビツト移動させる
。ステ・ツブ■けカウンタ値８から１を引いて７にする
。ステップ［相］は転送される８ビツトがコマンドかデ
ータ信号かをコマンド争データ指定回路８Ｖｃよって指
定する。ステップ０はカウンタ値がＯＫなるまでステッ
プ■に戻り、カウンタ値が０になると５ＴＯＰする。こ
の繰り返し動作は８ビツトの信号を送出できれば終了さ
れる。ステップ■の液晶表示ルーチンが終わるとヌテゾ
ブＯＶｃ移り、カウンタ値を−１する。次のステップ６
Φではカウンタ値が０になるまで前記動作をステップ■
からステップ０まで繰り返し、６バイトを液晶ドライノ
（−９に転送すると次のステップ０に移り、チップセレ
クタ回路５の出力を“１９に立ち上げるＦ８ＰＣよって
６デジノトの液晶表示が可能となる。
以上のごとぐ、本発明によれば、液晶）（ネル表示のデ
ータ転送回路をスモールスケールのロジツ夕回路で構成
し、各ロジック回路をハイスピードＣＭ ＯＳなどのロ
ーバワーエＣを使用するので、コンピュータの端末機と
して第１１用されるデバイスにとって、ムダな発生熱を
防止でき、品質的にも熱的ｆ！信頼性を向上できるとい
う効果を有する。
ータ転送回路をスモールスケールのロジツ夕回路で構成
し、各ロジック回路をハイスピードＣＭ ＯＳなどのロ
ーバワーエＣを使用するので、コンピュータの端末機と
して第１１用されるデバイスにとって、ムダな発生熱を
防止でき、品質的にも熱的ｆ！信頼性を向上できるとい
う効果を有する。
第１図は本発明の液晶パネル表示のデータ転送回路ノロ
ツクダイヤグラム図。 第２図は液晶パネル表示のデータ転送ルーチンのフロー
チャート。 第３図は液晶表示ルーチンのフローチャート。 第４図は液晶パネル表示のデータ転送のタイミングチャ
ー１゜ 第５図はデバイス外観図である。 １・・・・外部機器 ２・・・・・・インタフェイス回路 ６・・・・・ＣＰＵ ４・・・・・・デコーダ回路 ５・・・・チップセレクタ回路 ６・・・・・・シリアルデータ回路 ７・・・・・・シリアルデータ回路 ８・・・・・・コマンド・データ指定回路９・・・・・
・液晶ド、ライバ １０・・・・・・液晶パネル １１・・・・・・デバイス 辺上 出願人 株式会社 舘二精工合 第２図 第３図
ツクダイヤグラム図。 第２図は液晶パネル表示のデータ転送ルーチンのフロー
チャート。 第３図は液晶表示ルーチンのフローチャート。 第４図は液晶パネル表示のデータ転送のタイミングチャ
ー１゜ 第５図はデバイス外観図である。 １・・・・外部機器 ２・・・・・・インタフェイス回路 ６・・・・・ＣＰＵ ４・・・・・・デコーダ回路 ５・・・・チップセレクタ回路 ６・・・・・・シリアルデータ回路 ７・・・・・・シリアルデータ回路 ８・・・・・・コマンド・データ指定回路９・・・・・
・液晶ド、ライバ １０・・・・・・液晶パネル １１・・・・・・デバイス 辺上 出願人 株式会社 舘二精工合 第２図 第３図
Claims (1)
- 外部機器からの通信命令を内部処理命令に変換するＣＰ
Ｕと、前記通信命令を表示する液晶パネルと、前記液晶
パネルを駆動する液晶ドライバと前記液晶ドライバに通
信命令を転送するために必要なチップセレクタ回路、シ
リアルデータ回路、シリアルクロｌり回路およびコマン
ド指定回路と前記チップセレクタ回路、シリアルデータ
回路、シリアルクロνり回路およびコマンド舎データ指
定回路をセレクトするデコーダ回路とを備え、前ｔピＣ
ＰＵの内部処理命令によって、前記液晶パネルに通信命
令を表示する事が可能な液晶パネル表示データ転送回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14781583A JPS6039236A (ja) | 1983-08-12 | 1983-08-12 | 液晶パネル表示デ−タ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14781583A JPS6039236A (ja) | 1983-08-12 | 1983-08-12 | 液晶パネル表示デ−タ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039236A true JPS6039236A (ja) | 1985-03-01 |
Family
ID=15438846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14781583A Pending JPS6039236A (ja) | 1983-08-12 | 1983-08-12 | 液晶パネル表示デ−タ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039236A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129681A (en) * | 1977-04-19 | 1978-11-11 | Casio Comput Co Ltd | Display control system |
-
1983
- 1983-08-12 JP JP14781583A patent/JPS6039236A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53129681A (en) * | 1977-04-19 | 1978-11-11 | Casio Comput Co Ltd | Display control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0092429B1 (en) | Special instruction processing unit for data processing system | |
| GB2288954A (en) | Programmable serial communications | |
| US5428763A (en) | Digital data apparatus for transferring data between a byte-wide digital data bus and a four byte-wide digital data bus | |
| JPH0311036B2 (ja) | ||
| GB2235995A (en) | Apparatus for read handshake in high-speed asynchronous bus interface | |
| US4809166A (en) | Data assembly apparatus and method | |
| JPS6039236A (ja) | 液晶パネル表示デ−タ転送回路 | |
| JPH0740096B2 (ja) | 駆動装置 | |
| EP0076810B1 (en) | Multi-format data display apparatus | |
| JP2538388B2 (ja) | パタ―ン変換装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH0660006A (ja) | マイクロプロセッサ制御形装置 | |
| JPH07253872A (ja) | プロセッサの入出力回路 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| US6141024A (en) | Generating color text | |
| JPS5991560A (ja) | マイクロプロセツサ | |
| JPS5961257A (ja) | 表示ランプ制御方式 | |
| JPH0527872A (ja) | Ｌｓｉ初期設定方式 | |
| KR950009531B1 (ko) | 컴팩트한 구성을 가지는 표시소자 구동회로 | |
| JPH01128152A (ja) | シリアルｉ／ｏ回路 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JP2001084217A (ja) | Ｄｍａ（ダイレクトメモリアクセス）回路 | |
| JPH01256819A (ja) | パラレル・シリアル変換器 | |
| JP2001117865A (ja) | データ転送方法 | |
| JPS63304354A (ja) | Ｄｍａ制御装置 |