JPS6040136U - デジタルパルス幅変換回路 - Google Patents
デジタルパルス幅変換回路Info
- Publication number
- JPS6040136U JPS6040136U JP13285283U JP13285283U JPS6040136U JP S6040136 U JPS6040136 U JP S6040136U JP 13285283 U JP13285283 U JP 13285283U JP 13285283 U JP13285283 U JP 13285283U JP S6040136 U JPS6040136 U JP S6040136U
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- conversion circuit
- width conversion
- digital pulse
- circuit section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、本考案の具体的実施例。第２図は、本考案の
出力波形を説明する図。第３図は、本考案に接続される
べきアナログ電圧変換回路。 １：加算器回路部、２：ＰＷＭ回路部、３：周期カウン
タ部、４：重畳回路部。
出力波形を説明する図。第３図は、本考案に接続される
べきアナログ電圧変換回路。 １：加算器回路部、２：ＰＷＭ回路部、３：周期カウン
タ部、４：重畳回路部。
Claims (1)
- 【実用新案登録請求の範囲】 パルス幅変調によってＤ／Ａ変換を行うデジタルパルス
幅変換回路において、少なくとも、（ａ） クロック
パルスを所定数入力するごとに、１発の周期パルスを発
する周期カウンタ一部と（ｂｌ 所定の上位ビット中
の最上位の１ビツトのみを残して反転したデータを入力
し、前記周期パルスに同期して、ダウンカウントを行う
ＰＷＭ回路部と、 （Ｃ） 反転された所定の下位ビットデータを入力し
、加算を行う加算器回路部と、 （ｄ） 前記加算器回路部のオーバーフロー出力を前
記ＰＷＭ回路図パルス幅出力に重畳回路部とを備えるこ
とを特徴とするデジタルパルス幅変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13285283U JPS6040136U (ja) | 1983-08-26 | 1983-08-26 | デジタルパルス幅変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13285283U JPS6040136U (ja) | 1983-08-26 | 1983-08-26 | デジタルパルス幅変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6040136U true JPS6040136U (ja) | 1985-03-20 |
| JPH0124986Y2 JPH0124986Y2 (ja) | 1989-07-27 |
Family
ID=30299881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13285283U Granted JPS6040136U (ja) | 1983-08-26 | 1983-08-26 | デジタルパルス幅変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6040136U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136028A (en) * | 1980-03-27 | 1981-10-23 | Toshiba Corp | D-a converter |
-
1983
- 1983-08-26 JP JP13285283U patent/JPS6040136U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56136028A (en) * | 1980-03-27 | 1981-10-23 | Toshiba Corp | D-a converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0124986Y2 (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6040136U (ja) | デジタルパルス幅変換回路 | |
| JPS60129747U (ja) | パルス発生回路 | |
| JPS5840941U (ja) | アナログ−デジタル変換器 | |
| JPS58109339U (ja) | ゲ−トパルス発生回路 | |
| JPS6059186U (ja) | １秒タイマ | |
| JPS5994438U (ja) | ノイズ除去回路 | |
| JPS5816934U (ja) | デイジタルアナログ変換回路 | |
| JPS6374829U (ja) | ||
| JPS58103584U (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| JPS59147197U (ja) | 残響効果装置 | |
| JPH0983368A (ja) | Ｄ／ａ変換回路 | |
| JPS606344U (ja) | 波形合成回路 | |
| JPS61293024A (ja) | Ｄ−ａ変換器 | |
| JPS5871236U (ja) | 遅延回路 | |
| JPS59159032U (ja) | 周波数ｎ逓倍回路 | |
| JPS5950596U (ja) | パルスモ−タ駆動回路 | |
| JPH0164230U (ja) | ||
| JPH0213331U (ja) | ||
| JPS6048388U (ja) | インバ−タのゲ−ト信号発生回路 | |
| JPS5936627U (ja) | クロツクパルス抽出回路 | |
| JPS5888448U (ja) | アナログ・デイジタル変換器 | |
| JPS62300U (ja) | ||
| JPS58109337U (ja) | 入力回路 | |
| JPS5952763U (ja) | 制御用クロツクパルスおよびダイヤルパルス発生装置 | |
| JPS633629U (ja) |