JPS6041131A - 制御プログラムロ−ド方式 - Google Patents
制御プログラムロ−ド方式Info
- Publication number
- JPS6041131A JPS6041131A JP58149847A JP14984783A JPS6041131A JP S6041131 A JPS6041131 A JP S6041131A JP 58149847 A JP58149847 A JP 58149847A JP 14984783 A JP14984783 A JP 14984783A JP S6041131 A JPS6041131 A JP S6041131A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- control program
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は内蔵する制御プログラムによ多動作するスタン
ド・アロン型の装置（例えばプリンタ）の制御プログラ
ムのロード方式に関する。
ド・アロン型の装置（例えばプリンタ）の制御プログラ
ムのロード方式に関する。
（２） 従来技術と問題点
マイクロプロセッサを内蔵し、読み出し専用メモリまた
はランダムアクセスメモリから読み出したプログラムを
実行することによ多制御動作を行なう装置は、その使用
条件に応じて、制御プログラムを外部媒体からのダウン
ロードによシ内蔵するランダムアクセスメモリにロード
する方式のオンライン型の装置と、制御プログラムを読
み出し専用メモリに貯えておいて、これによ多制御を行
なうスタンド・アロン型の装置とがある（後者のスタン
ド・アロン型の装置の場合も作業域としてのランダムア
クセスメモリを保有しているものもある）。
はランダムアクセスメモリから読み出したプログラムを
実行することによ多制御動作を行なう装置は、その使用
条件に応じて、制御プログラムを外部媒体からのダウン
ロードによシ内蔵するランダムアクセスメモリにロード
する方式のオンライン型の装置と、制御プログラムを読
み出し専用メモリに貯えておいて、これによ多制御を行
なうスタンド・アロン型の装置とがある（後者のスタン
ド・アロン型の装置の場合も作業域としてのランダムア
クセスメモリを保有しているものもある）。
従来、オンライン型の装置とスタンドアロン型の装置と
では、同種機能の装置（例えばプリンタ等）であっても
、メそす構成と制御プログラムのロード方式の違いから
制御プログラムの互換性が無いので、製造に際しては、
各型の装置ごとに別個の制御プログラムを作成するか、
または大巾な改造をしなければならないと言う欠点があ
った。またそのため装置の経済性が損われると云う欠点
があった。
では、同種機能の装置（例えばプリンタ等）であっても
、メそす構成と制御プログラムのロード方式の違いから
制御プログラムの互換性が無いので、製造に際しては、
各型の装置ごとに別個の制御プログラムを作成するか、
または大巾な改造をしなければならないと言う欠点があ
った。またそのため装置の経済性が損われると云う欠点
があった。
（３）発明の目的
本発明は上記従来の欠点に鑑み、オンライン型とスタン
ドアロン型の同種機能の装置を共通の制御プログラムに
より制御することを可能とする方式全提供することを目
的としている。
ドアロン型の同種機能の装置を共通の制御プログラムに
より制御することを可能とする方式全提供することを目
的としている。
（４）発明の構成
そしてこの目的は本発明によれば特許請求の範囲に記載
のとおυ、読み出し専用メそすと、該読み出し専用メモ
リと同一アドレスでアクセスできるランダムアクセスメ
モリと、該ランダムアクセスメモリにアクセスするかま
たは前記読み出し専用メモリにアクセスするかを切シ替
えるアクセス切替手段とを備え、装置電源投入に伴う初
期設定時、該同一アドレスからの読み出しは読み出し専
用メモリから行ない書き込みはランダムアクセスメモリ
ード方式によシ達成される。
のとおυ、読み出し専用メそすと、該読み出し専用メモ
リと同一アドレスでアクセスできるランダムアクセスメ
モリと、該ランダムアクセスメモリにアクセスするかま
たは前記読み出し専用メモリにアクセスするかを切シ替
えるアクセス切替手段とを備え、装置電源投入に伴う初
期設定時、該同一アドレスからの読み出しは読み出し専
用メモリから行ない書き込みはランダムアクセスメモリ
ード方式によシ達成される。
（５）発明の実施例
第１図は本発明の１実施例のブロック図であって、スタ
ンドアロン型装置の制御部を示しておシ、ｌはマイクロ
プロセッサ、２は周辺インタフェースアダプタ、３は読
み出し専用メモリ、４はランダムアクセスメモリ、５．
６はゲート、７はアンド回路、８．９はインバータ、１
０はアドレスバス、１１はデータバス、１２．１３は信
号線である。信号線１２はメモリからのデータの読み出
しまたはメモリへのデータの書き込みを切シ替えるもの
で、信号が“０″のときは書き込み状態であシ、１″の
ときは読み出し状態である。読み出し専用メモリ３とラ
ンダムアクセスメモリ４は全く同じアドレス構成となっ
ており、読み出し専用メモリにはこの回路を持つ装置の
制御プログラムが格納されている。
ンドアロン型装置の制御部を示しておシ、ｌはマイクロ
プロセッサ、２は周辺インタフェースアダプタ、３は読
み出し専用メモリ、４はランダムアクセスメモリ、５．
６はゲート、７はアンド回路、８．９はインバータ、１
０はアドレスバス、１１はデータバス、１２．１３は信
号線である。信号線１２はメモリからのデータの読み出
しまたはメモリへのデータの書き込みを切シ替えるもの
で、信号が“０″のときは書き込み状態であシ、１″の
ときは読み出し状態である。読み出し専用メモリ３とラ
ンダムアクセスメモリ４は全く同じアドレス構成となっ
ており、読み出し専用メモリにはこの回路を持つ装置の
制御プログラムが格納されている。
第１図において、装置の電源を投入すると、周辺インタ
フェースアダプタ２が信号［１３上の信号ｔ″１”にす
る。この状態ではメモリからのデータの読み出し時（信
号線１２上の信号が′１＃の状態）はアンド回路７の出
力が′１″となってゲート回路５が読み出し専用メモリ
３から読み出したデータをデータバス１１に放出する。
フェースアダプタ２が信号［１３上の信号ｔ″１”にす
る。この状態ではメモリからのデータの読み出し時（信
号線１２上の信号が′１＃の状態）はアンド回路７の出
力が′１″となってゲート回路５が読み出し専用メモリ
３から読み出したデータをデータバス１１に放出する。
そして次に書き込み状態（信号線１２上の信号が′Ｏ＃
の状態）の時、該データがランダムアクセスメモリ４に
書き込まれる。この様な動作を繰υ淋すこ也によυ、読
み出し専用メモリ３の内容（制御プログラム）をランダ
ムアクセスメモリに転写する。その後周辺インタフェー
スアダプタ２は信号線１３上の信号をＯ＃にする。これ
によって以降ゲート回路５は遮断状態となシゲート回路
６が導通状態となって、ランダムアクセスメモリ４から
、先に転写された制御プログラムが読み出されマイクロ
プロセッサｌによシ実行されることによ）当該装置の制
御が行なわれる。
の状態）の時、該データがランダムアクセスメモリ４に
書き込まれる。この様な動作を繰υ淋すこ也によυ、読
み出し専用メモリ３の内容（制御プログラム）をランダ
ムアクセスメモリに転写する。その後周辺インタフェー
スアダプタ２は信号線１３上の信号をＯ＃にする。これ
によって以降ゲート回路５は遮断状態となシゲート回路
６が導通状態となって、ランダムアクセスメモリ４から
、先に転写された制御プログラムが読み出されマイクロ
プロセッサｌによシ実行されることによ）当該装置の制
御が行なわれる。
オンライン型の装置の場合は、読み出し専用メモリ３を
設けることなく、ランダムアクセスメモリ４に外部から
制御プログラムをロードする。
設けることなく、ランダムアクセスメモリ４に外部から
制御プログラムをロードする。
このような方式とすることによシ、同一の制御プログラ
ムでスタンドアロン型およびオンライン型両型式の装置
のいずれをも制御すること全可能としている。
ムでスタンドアロン型およびオンライン型両型式の装置
のいずれをも制御すること全可能としている。
（６）発明の詳細
な説明したように本発明の方式によれば、同種機能のオ
ンライン型およびスタンド・アロ、ン型の装置を製造す
るに際し、従来の様にそれぞれの制御プログラムを作成
することを必要とせず、単に一種類の制御プログラムを
作成するのみで良いから、経済的な装置を提供すること
が可能であシ効果は大である。
ンライン型およびスタンド・アロ、ン型の装置を製造す
るに際し、従来の様にそれぞれの制御プログラムを作成
することを必要とせず、単に一種類の制御プログラムを
作成するのみで良いから、経済的な装置を提供すること
が可能であシ効果は大である。
第１図は本発明の１実施例のブロック図である。
１・・・・・・マイクロプロセッサ、２・・・・・・周
辺インタフェースアダプタ、３・・・・・・読み出し専
用メモリ、４・・・・・・ランダムアクセスメモリ、５
．６・・・・・・ゲート、７・・・・・・アンド回路、
８．９・・・・・・インバータ、１０・・・・・・アド
レスバス、１１・・・・・・データバス、１２．１３・
・・・・・信号線
辺インタフェースアダプタ、３・・・・・・読み出し専
用メモリ、４・・・・・・ランダムアクセスメモリ、５
．６・・・・・・ゲート、７・・・・・・アンド回路、
８．９・・・・・・インバータ、１０・・・・・・アド
レスバス、１１・・・・・・データバス、１２．１３・
・・・・・信号線
Claims (1)
- 読み出し専用メモリと、該読み出し専用メモリと同一ア
ドレスでアクセスできるランダムアクセスメモリと、該
ランダムアクセスメモリにアクセスするかまたは前記読
み出し専用メモリにアクセスするかを切シ替えるアクセ
ス切替手段とを備え、装置電源投入に伴う初期設定時、
該同一アドレスからの読み出しは読み出し専用メモリか
ら行ない書き込みはランダムアクセスメモリに行なうこ
とを特徴とする制御プログラムロード方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149847A JPS6041131A (ja) | 1983-08-17 | 1983-08-17 | 制御プログラムロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149847A JPS6041131A (ja) | 1983-08-17 | 1983-08-17 | 制御プログラムロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6041131A true JPS6041131A (ja) | 1985-03-04 |
Family
ID=15483950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149847A Pending JPS6041131A (ja) | 1983-08-17 | 1983-08-17 | 制御プログラムロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041131A (ja) |
-
1983
- 1983-08-17 JP JP58149847A patent/JPS6041131A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4627035A (en) | Switching circuit for memory devices | |
| JPS6041131A (ja) | 制御プログラムロ−ド方式 | |
| JPS59111533A (ja) | デジタルデ−タ演算回路 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH0250495B2 (ja) | ||
| KR100272050B1 (ko) | 데이터 제어방법 | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPS629926B2 (ja) | ||
| JPH0370816B2 (ja) | ||
| JPH03135628A (ja) | 端末装置 | |
| JPS6027049A (ja) | 記憶装置 | |
| JPH0652047A (ja) | メモリ転写方式 | |
| JPH0381845A (ja) | マイクロプロセッサ回路 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPH05197596A (ja) | トレーサ | |
| JPS5990295A (ja) | 主記憶装置のバツクアツプ方式 | |
| JPH0431944A (ja) | 電子ファイルシステム | |
| JPS63136154A (ja) | マイクロコンピユ−タ装置 | |
| JPH01211269A (ja) | コンピュータシステム | |
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| KR19980072967A (ko) | 세이브 투 디스크 방식을 이용한 컴퓨터 작업 환경 저장/복원방법 | |
| JPH0212519A (ja) | 磁気テープ処理装置 | |
| JPS58161041A (ja) | マイクロプログラムの書き込み方式 | |
| JPS5949252U (ja) | アドレス制御装置 |