JPS6041321A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS6041321A JPS6041321A JP14945383A JP14945383A JPS6041321A JP S6041321 A JPS6041321 A JP S6041321A JP 14945383 A JP14945383 A JP 14945383A JP 14945383 A JP14945383 A JP 14945383A JP S6041321 A JPS6041321 A JP S6041321A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- resistor
- circuit
- switch means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、自己診断機能を有する入力回路に関する。
第１図は従来の入力回路の一例を示す図である。
この図において符号１はスイッチ、２は抵抗、３はコネ
クタ端子、４はプルアップ抵抗、５１１−１：バッファ
アンプであり、このバッファアンプ５から、スイッチ１
のオン／オフに対応する信号Ｓ１が出力される。
クタ端子、４はプルアップ抵抗、５１１−１：バッファ
アンプであり、このバッファアンプ５から、スイッチ１
のオン／オフに対応する信号Ｓ１が出力される。
ところで、このよう外従来の入力回路にあっては、例え
ばコネクタ不良によシコネクタ端子３が接地されてしま
った場合、あるいはバッファアンプ５が破損した場合等
の回路異常時において、スイッチ１がオフであるにもか
かわらず、スイッチ１０オンを示す信号Ｓ□が出力され
てしまう場合があった。このことは、特に自動車等の入
力回路においては極めて重大な問題となる。すなわち、
例えばスイッチ１が自動車の窓を自動的に開くたしない
のに窓が自動的に開いてしまい、また、例えばスイッチ
１がワイパを動作させるスイッチであった場合、雨が降
っていないのにワイパが動きだしてしまう。
ばコネクタ不良によシコネクタ端子３が接地されてしま
った場合、あるいはバッファアンプ５が破損した場合等
の回路異常時において、スイッチ１がオフであるにもか
かわらず、スイッチ１０オンを示す信号Ｓ□が出力され
てしまう場合があった。このことは、特に自動車等の入
力回路においては極めて重大な問題となる。すなわち、
例えばスイッチ１が自動車の窓を自動的に開くたしない
のに窓が自動的に開いてしまい、また、例えばスイッチ
１がワイパを動作させるスイッチであった場合、雨が降
っていないのにワイパが動きだしてしまう。
そこでこの発明は・、回路異常を自動的にチェックする
機能を有し、スイッチが実際にオン状態となった場合に
のみ、スイッチオンを示す信号を次段へ出力する入力回
路を提供することを目的としている。
機能を有し、スイッチが実際にオン状態となった場合に
のみ、スイッチオンを示す信号を次段へ出力する入力回
路を提供することを目的としている。
そしてこの発明は、第１のスイッチ手段のオンオフ状態
を示す信号を次段へ出力する入力回路において、前記第
１のスイッチ手段の一端口Ｉの抵抗の一端を接続して第
１の直列回路を栂成し、この第１の直列回路の一端へ電
源の一方の出力電圧を供給し、前記電源の他方の出力電
圧を第２の抵抗の一端へ供給し、前記第２の抵抗の他端
に得られる電圧を前記第１の直列回路の他端および判定
部へ供給し、また、前記第２の抵抗の両端に第３の抵抗
および第２のスイッチ手段からなる第２の直列回路を並
列接続して構成され、前記判定部が、前記第２のスイッ
チ手段をオン／オフさせ、この時判定部の入力電圧が前
記第２のスイッチ手段のオン／オフに対応して変化した
場合のみ、前記第１のスイッチ手段のオンを示す信号を
次段へ出力するようにしたものである。
を示す信号を次段へ出力する入力回路において、前記第
１のスイッチ手段の一端口Ｉの抵抗の一端を接続して第
１の直列回路を栂成し、この第１の直列回路の一端へ電
源の一方の出力電圧を供給し、前記電源の他方の出力電
圧を第２の抵抗の一端へ供給し、前記第２の抵抗の他端
に得られる電圧を前記第１の直列回路の他端および判定
部へ供給し、また、前記第２の抵抗の両端に第３の抵抗
および第２のスイッチ手段からなる第２の直列回路を並
列接続して構成され、前記判定部が、前記第２のスイッ
チ手段をオン／オフさせ、この時判定部の入力電圧が前
記第２のスイッチ手段のオン／オフに対応して変化した
場合のみ、前記第１のスイッチ手段のオンを示す信号を
次段へ出力するようにしたものである。
以下、図面を参照しとの発明の一実施例について説明す
る。第２図はこの発明の一実施例の構成を示す回路図で
ある。この図において１はスイッチ（第１のスイッチ手
段）、２は抵抗（第１の抵抗〕、３はコネクタ端子、４
はプルアップ抵抗Ｃ第２の抵抗）、５はバッファアンプ
であシ、これらは第１図に示すものと同一である。６け
抵抗（第３の抵抗）、７は故障診断用スイッチ（第２の
スイッチ手段）であシ、この抵抗６、スイッチ７の直列
回路が抵抗４に並列に接続されている。また、上述した
抵抗２．４．６の６値Ｒ２、Ｒ４、ＲＩｌの間には、 Ｒａ ＜ｉ’ｔｔ ＜Ｒ４ なる関係がある。８はレベル判定回路である。このレベ
ル判定回路８は一定時間が経過する毎にスイッチ７を複
数回オン／オンさせ、この時のバッファアンプ５の出力
レベルＶＢに基づいてスイッチ１のオン／オフ状態およ
び回路異常の有無を判定する。そして、回路異常がなく
、かつ、スイッチｌのオンが検出された場合にのみ、ス
イッチオンを示す信号Ｓ１を次段へ出力する。なお、こ
の実施例においてはスイッチ１を１個としているが、通
常は複数のスイッチ１が設けられ、また、各スイッチ１
に対応して構成要素２〜７が設けられ、各バッファアン
プ５の出力が各々１つのレベル判定回路８へ入力される
。
る。第２図はこの発明の一実施例の構成を示す回路図で
ある。この図において１はスイッチ（第１のスイッチ手
段）、２は抵抗（第１の抵抗〕、３はコネクタ端子、４
はプルアップ抵抗Ｃ第２の抵抗）、５はバッファアンプ
であシ、これらは第１図に示すものと同一である。６け
抵抗（第３の抵抗）、７は故障診断用スイッチ（第２の
スイッチ手段）であシ、この抵抗６、スイッチ７の直列
回路が抵抗４に並列に接続されている。また、上述した
抵抗２．４．６の６値Ｒ２、Ｒ４、ＲＩｌの間には、 Ｒａ ＜ｉ’ｔｔ ＜Ｒ４ なる関係がある。８はレベル判定回路である。このレベ
ル判定回路８は一定時間が経過する毎にスイッチ７を複
数回オン／オンさせ、この時のバッファアンプ５の出力
レベルＶＢに基づいてスイッチ１のオン／オフ状態およ
び回路異常の有無を判定する。そして、回路異常がなく
、かつ、スイッチｌのオンが検出された場合にのみ、ス
イッチオンを示す信号Ｓ１を次段へ出力する。なお、こ
の実施例においてはスイッチ１を１個としているが、通
常は複数のスイッチ１が設けられ、また、各スイッチ１
に対応して構成要素２〜７が設けられ、各バッファアン
プ５の出力が各々１つのレベル判定回路８へ入力される
。
次に、上述した回路の動作を説明する。第１表は回路異
常がない場合におけるスイッチ１．７０オン／オフ状態
とバッファアンプ５の出力レベルＶＥとの関係を示す表
である。
常がない場合におけるスイッチ１．７０オン／オフ状態
とバッファアンプ５の出力レベルＶＥとの関係を示す表
である。
この表において、まず、スイッチ１がオフの場合は、ス
イッチ７のオン／オフ状態にかかわらずバッファアンプ
５の入力端へ電源電圧十■が供給され、この結果レベル
ＶＢが”ＩＩ”レベルとなる（状態■、■）。次に、ス
イッチ１．７が共にオンの場合は１バツフアアンプ５０
入力端の電圧が、電源電圧＋■を抵抗４．６の並列抵抗
と抵抗２とで分圧した値となる。ここで、抵抗６の（ｔ
ｉ Ｒｅが抵抗２の値Ｒ６より小さく、かつ、抵抗６に
抵抗４が並列接続されることから、バッファアンプ５の
入力端の電圧が電源電圧＋■に近い値となり、この結果
、レベルＶＥが″Ｈ″レベルとなる（状態■）。次に、
スイッチ１がオン、スイッチ７がオフの場合は、バッフ
ァアンプ５０入力端へ電源電圧＋■を抵抗２．４で分圧
した電圧が供給される。この場合、抵抗２の値Ｒ７が抵
抗４の値Ｒ４より小さいことから、バッファアンプ５の
入力端の電圧が接地電位に近い値となシ、この結果、レ
ベルＶＤが″Ｌ′″レベルとなる（状態■）。
イッチ７のオン／オフ状態にかかわらずバッファアンプ
５の入力端へ電源電圧十■が供給され、この結果レベル
ＶＢが”ＩＩ”レベルとなる（状態■、■）。次に、ス
イッチ１．７が共にオンの場合は１バツフアアンプ５０
入力端の電圧が、電源電圧＋■を抵抗４．６の並列抵抗
と抵抗２とで分圧した値となる。ここで、抵抗６の（ｔ
ｉ Ｒｅが抵抗２の値Ｒ６より小さく、かつ、抵抗６に
抵抗４が並列接続されることから、バッファアンプ５の
入力端の電圧が電源電圧＋■に近い値となり、この結果
、レベルＶＥが″Ｈ″レベルとなる（状態■）。次に、
スイッチ１がオン、スイッチ７がオフの場合は、バッフ
ァアンプ５０入力端へ電源電圧＋■を抵抗２．４で分圧
した電圧が供給される。この場合、抵抗２の値Ｒ７が抵
抗４の値Ｒ４より小さいことから、バッファアンプ５の
入力端の電圧が接地電位に近い値となシ、この結果、レ
ベルＶＤが″Ｌ′″レベルとなる（状態■）。
しかして、レベル判定回路８はスイッチ７を複数回オン
／オンさせ、この時、レベルＶＢがスイッチ７０オン／
オフに対応して”Ｈ”レベルｎＬＨレベルを交互に繰返
した場合（状態■、■参照）にのみ、スイッチオンを示
す信号Ｓ１ を出力し、スイッチ７をオン／オフさせた
にもかかわらずレベルＶ Ｅが変化しなかった場合はス
イッチオンを示す信号Ｓ０を出力しない。この結果、回
路異常が発生した場合、すなわち、抵抗２の値が大きく
変化した場合、コネクタ不良によシコネクタ端子３の電
位が一定レベルに固定されてしまった場合、あるいは、
バッファアンプ５が破損した場合等において、スイッチ
オンを示す信号Ｓ１がレベル判定回路８から出−力され
ることがなく、シたがって、スイッチ１がオフ−である
にもかかわらずスイッチオンを示す信号Ｓ１が出力され
る虞れが全くない。
／オンさせ、この時、レベルＶＢがスイッチ７０オン／
オフに対応して”Ｈ”レベルｎＬＨレベルを交互に繰返
した場合（状態■、■参照）にのみ、スイッチオンを示
す信号Ｓ１ を出力し、スイッチ７をオン／オフさせた
にもかかわらずレベルＶ Ｅが変化しなかった場合はス
イッチオンを示す信号Ｓ０を出力しない。この結果、回
路異常が発生した場合、すなわち、抵抗２の値が大きく
変化した場合、コネクタ不良によシコネクタ端子３の電
位が一定レベルに固定されてしまった場合、あるいは、
バッファアンプ５が破損した場合等において、スイッチ
オンを示す信号Ｓ１がレベル判定回路８から出−力され
ることがなく、シたがって、スイッチ１がオフ−である
にもかかわらずスイッチオンを示す信号Ｓ１が出力され
る虞れが全くない。
なお、第３図は第２図に示す回路の電源の極性を変えた
場合であシ、この場合、第１表は次の第２表のようにな
る。
場合であシ、この場合、第１表は次の第２表のようにな
る。
また、上述した実施例におけるスイッチ１はトグルスイ
ッチ、スライドスイッチ等の機械的スイッチに限らず、
例えばトランジスタ、ＦＥＴ、フォトトランジスタ等の
半導体スイッチその他いかなる種類のものでもよい。ま
た、スイッチ７としては、同様に機械的スイッチ、半導
体スイッチ等が用いられる。
ッチ、スライドスイッチ等の機械的スイッチに限らず、
例えばトランジスタ、ＦＥＴ、フォトトランジスタ等の
半導体スイッチその他いかなる種類のものでもよい。ま
た、スイッチ７としては、同様に機械的スイッチ、半導
体スイッチ等が用いられる。
以上説明したように、この発明によればＮＸ２のスイッ
チ手段（実施例におけるスイッチ７）をオン／オフさせ
、この時の判定部（レベル判定回路８）の入力信号のレ
ベル変化に基づいて第１のスイッチ手段（スイッチ１）
のオン／オフ状態を判定するようにしたので、第１のス
イッチ手段が実際にオンとなった場合にのみスイッチオ
ンを示す信号が出力され、第１のスイッチ手段がオフで
あるにもかかわらずスイッチオンを示す信号が出力され
る虞れがない。
チ手段（実施例におけるスイッチ７）をオン／オフさせ
、この時の判定部（レベル判定回路８）の入力信号のレ
ベル変化に基づいて第１のスイッチ手段（スイッチ１）
のオン／オフ状態を判定するようにしたので、第１のス
イッチ手段が実際にオンとなった場合にのみスイッチオ
ンを示す信号が出力され、第１のスイッチ手段がオフで
あるにもかかわらずスイッチオンを示す信号が出力され
る虞れがない。
第１図は従来の入力回路の構成を示す回路図、第２図は
この発明の一実施例の構成を示す回路図、第３図は同実
施例におけるｍ源の極性を変えた場合を示す回路図であ
る。 １・・・・・ス・ｒツチ（第１のスイッチ手段）、２・
・・・・抵抗（第１の抵抗）、４・・・・・抵抗（第２
の抵抗）、６・・・・・抵抗（第６の抵抗）、７・・・
・・スイッチ（第２のスイッチ手段）、８・・・・・レ
ベル判定回路（判定部）。 出願人藤倉ｍ線株式会社
この発明の一実施例の構成を示す回路図、第３図は同実
施例におけるｍ源の極性を変えた場合を示す回路図であ
る。 １・・・・・ス・ｒツチ（第１のスイッチ手段）、２・
・・・・抵抗（第１の抵抗）、４・・・・・抵抗（第２
の抵抗）、６・・・・・抵抗（第６の抵抗）、７・・・
・・スイッチ（第２のスイッチ手段）、８・・・・・レ
ベル判定回路（判定部）。 出願人藤倉ｍ線株式会社
Claims (1)
- 第１のスイッチ手段を有し、この第１のスイッチ手段の
オン／オフ状態を示す信号を次段へ出力する入力回路に
おいて、前記第１のスイッチ手段の一端に第１の抵抗の
一端を接続して第１の直列回路を構成し、この第１の直
列回路の一端へ電源の一方の出力電圧を供給し、前記電
源の他方の出力ｍ圧を第２の抵抗の一端へ供給し、前記
第２の抵抗の他端に得られる電圧を前記第１の直列回路
の他端および判定部へ供給し、また、前記第２の抵抗の
両端に第６の抵抗および第２のスイッチ手段からなる第
２の直列回路を並列接続してなシ、前記判定部は、前記
第２のスイッチ手段をオン／オフさせ、この時該判定部
の入力電圧が前記第２のスイッチ手段のオン／オフに対
応して変化した信号を次段へ出力することを特徴とする
入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14945383A JPS6041321A (ja) | 1983-08-16 | 1983-08-16 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14945383A JPS6041321A (ja) | 1983-08-16 | 1983-08-16 | 入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6041321A true JPS6041321A (ja) | 1985-03-05 |
| JPH0521366B2 JPH0521366B2 (ja) | 1993-03-24 |
Family
ID=15475450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14945383A Granted JPS6041321A (ja) | 1983-08-16 | 1983-08-16 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134780A (ja) * | 2005-11-08 | 2007-05-31 | Yazaki Corp | 自己診断機能を備えた負荷駆動装置 |
| JP2019185873A (ja) * | 2018-04-03 | 2019-10-24 | 三菱電機株式会社 | 電子制御装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182660A (en) * | 1981-05-08 | 1982-11-10 | Fuji Xerox Co Ltd | Inputting circuit |
-
1983
- 1983-08-16 JP JP14945383A patent/JPS6041321A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182660A (en) * | 1981-05-08 | 1982-11-10 | Fuji Xerox Co Ltd | Inputting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134780A (ja) * | 2005-11-08 | 2007-05-31 | Yazaki Corp | 自己診断機能を備えた負荷駆動装置 |
| JP2019185873A (ja) * | 2018-04-03 | 2019-10-24 | 三菱電機株式会社 | 電子制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521366B2 (ja) | 1993-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041740A (en) | Parallel clocked latch | |
| JPS6041321A (ja) | 入力回路 | |
| US3916330A (en) | Limiting circuit | |
| JPH038126B2 (ja) | ||
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| IL43332A (en) | Voltage adapting arrangement between switching units of switch circuit series and outer circuits | |
| JP2536311B2 (ja) | インタ−フェ−ス回路 | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPH06149429A (ja) | プルアップ抵抗切り替え回路 | |
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPS6342747Y2 (ja) | ||
| KR930006379B1 (ko) | 퍼스널 컴퓨터에서의 어드레스 변경회로 | |
| JPS5937877Y2 (ja) | バスドライバの誤動作防止回路 | |
| JPS62280664A (ja) | 半導体集積回路 | |
| JPS61256448A (ja) | 回路基板認識回路 | |
| JPS6321198Y2 (ja) | ||
| JPS584505B2 (ja) | 論理信号伝送装置 | |
| JPH01212121A (ja) | 多数決回路 | |
| JPH1055330A (ja) | スロットアドレス回路 | |
| JPS6028325A (ja) | 論理回路 | |
| JPH07105710B2 (ja) | 論理回路 | |
| JPS58219626A (ja) | 冗長化出力回路 | |
| JPH01284007A (ja) | 位相切換回路 | |
| JPS6353557B2 (ja) | ||
| JPS59116694A (ja) | 表示素子駆動回路 |