JPS6028325A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS6028325A JPS6028325A JP59051304A JP5130484A JPS6028325A JP S6028325 A JPS6028325 A JP S6028325A JP 59051304 A JP59051304 A JP 59051304A JP 5130484 A JP5130484 A JP 5130484A JP S6028325 A JPS6028325 A JP S6028325A
- Authority
- JP
- Japan
- Prior art keywords
- output
- line
- circuit
- coupled
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一般的には、論理回路に係り、更に具体的に
は、論理回路の不確定出力をＤＣテストを用いてテスト
することを可能にする回路に係る。
は、論理回路の不確定出力をＤＣテストを用いてテスト
することを可能にする回路に係る。
論理回路の成るものは、それらの実施に於て、そのよう
な回路に一必要とされるテストのレベルを著しく複雑に
する欠陥特性を示す。例えばスタック（縮退）故障はＤ
Ｃテストにより検出することが可能であるが、出力レベ
ルを不確定即ち同一の電′圧レベルにしてしまう欠陥は
ＤＣテストを用し・て検出することが不可能である。論
理チェインに於ける１つの回路が不確定出力を生じると
きは、該論理チェインの次の回路の動作を予測すること
ができない。これまで、そのような欠陥回路の応答を予
測することができなかったので、そのような不確定出力
を生じる欠陥を標準的なりＣテスト技術によってテスト
することは不可能であった。
な回路に一必要とされるテストのレベルを著しく複雑に
する欠陥特性を示す。例えばスタック（縮退）故障はＤ
Ｃテストにより検出することが可能であるが、出力レベ
ルを不確定即ち同一の電′圧レベルにしてしまう欠陥は
ＤＣテストを用し・て検出することが不可能である。論
理チェインに於ける１つの回路が不確定出力を生じると
きは、該論理チェインの次の回路の動作を予測すること
ができない。これまで、そのような欠陥回路の応答を予
測することができなかったので、そのような不確定出力
を生じる欠陥を標準的なりＣテスト技術によってテスト
することは不可能であった。
従って、通常不確定出力を生ぜしめるような回路中の欠
陥を容易にテスト可能にすることが望まれていた。
陥を容易にテスト可能にすることが望まれていた。
本発明は、論理回路の出力状態が回路の故障により不確
定状態となる場合にその出力線にいずれか一方の論理状
態を取らせるようにバイアスする信号を出力線に対して
与え得るような手段を設けた論理回路を提供する。上記
手段を用いれば、不確定出力を生じる故障が生じたゲー
トが存在したとしても、その出力はあたかもスタック故
障のようにふるまうので、この故障は通常のＤＣテスト
により容易に検出することができる。本発明の一態様に
よれば、論理回路はカスコード回路でありその出力線対
には抵抗及びダイオードを介して１対の電圧入力が接続
されている。テスト時には、ここに所定の電圧入力が与
えられ、出力線の一方の電圧を低下させようとする［０
このバイアスは小さいので、回路が正常に動作している
時は上記電圧入力は出力線の状態に影響を与えないが、
回路の出力が不確定の場合はそれによって出力線の状態
が決定され、回路はあｋかもスタック故障を有するかの
ような出力を供給する。従って不確定出力の故障を有す
るような回路が論理回路網中に存在しても、そｉは容易
に検出することができる。
定状態となる場合にその出力線にいずれか一方の論理状
態を取らせるようにバイアスする信号を出力線に対して
与え得るような手段を設けた論理回路を提供する。上記
手段を用いれば、不確定出力を生じる故障が生じたゲー
トが存在したとしても、その出力はあたかもスタック故
障のようにふるまうので、この故障は通常のＤＣテスト
により容易に検出することができる。本発明の一態様に
よれば、論理回路はカスコード回路でありその出力線対
には抵抗及びダイオードを介して１対の電圧入力が接続
されている。テスト時には、ここに所定の電圧入力が与
えられ、出力線の一方の電圧を低下させようとする［０
このバイアスは小さいので、回路が正常に動作している
時は上記電圧入力は出力線の状態に影響を与えないが、
回路の出力が不確定の場合はそれによって出力線の状態
が決定され、回路はあｋかもスタック故障を有するかの
ような出力を供給する。従って不確定出力の故障を有す
るような回路が論理回路網中に存在しても、そｉは容易
に検出することができる。
〔実施例〕
図示されているカスコード論理回路は、出力関数及びそ
の補数が殆ど同時に伝播され、父上配回路′が出力及び
入力条件に従って修正されても、」二記回路により設定
された排他的機能の種々の状態に対応する相互に排他的
な多数の導電性部分の１つに依存するように上記回路が
常に動作すると見・ラユニークな特性を有する、極めて
高速度の排他的論理機能を与える。
の補数が殆ど同時に伝播され、父上配回路′が出力及び
入力条件に従って修正されても、」二記回路により設定
された排他的機能の種々の状態に対応する相互に排他的
な多数の導電性部分の１つに依存するように上記回路が
常に動作すると見・ラユニークな特性を有する、極めて
高速度の排他的論理機能を与える。
図に於て、２対のトランジスタ１０，１１．１２及び１
′５が示されている。トランジスタ１０及び１６のコレ
クタは、相互に結合されて、第一出力線１６に結合され
ており、又抵抗１４を経て電ｄ９２０に結合されている
。同様に、トランジスタ１１及び１２のコレクタは、相
互に結合されて、第２出力線１７に結合されており、又
抵抗１５を経て電源２０に結合されているｏトランジス
タ１０及び１１のエミッタは、相互に結合されて、トラ
ンジスタ２１のコレクタに結合されている。同様に、ト
ランジスタ１２及び１３のエミッタは、相互に結合され
て、トランジスタ２２のコレクタに結合されており、ト
ランジスタ２２のエミッタは、トランジスタ２１のエミ
ッタと相互に結合されて、トランジスタ２３及び２４の
コレクタに結合されている。トランジスタ１０及び１１
のエミッタは又、トランジスタ２５のコレクタに結合さ
れており、トランジスタ２５のエミッタは、トランジス
タ２３のエミッタと相互に結合されている。トランジス
タ１２及び１３のエミッタは又、トランジスタ２６のコ
レクタに結合されており、トランジスタ２６のエミッタ
は、トランジスタ２４のエミッタと相互に結合されてい
る０トランジスタ２３及び２５のエミッタは又、トラン
ジスタ２７のコレクタに結合されており、トランジスタ
２６及び２４のエミッタは又、トランジスタ２８のコレ
クタに結合されているｏトランジスタ２８のエミッタは
、トランジスタ２７のエミッタと相互に結合されて、ト
ランジスタ２９のコレクタに結合されており、トランジ
スタ２９のエミツタヲよ、抵抗５０を経て負の電源３１
に結合されて℃・る。
′５が示されている。トランジスタ１０及び１６のコレ
クタは、相互に結合されて、第一出力線１６に結合され
ており、又抵抗１４を経て電ｄ９２０に結合されている
。同様に、トランジスタ１１及び１２のコレクタは、相
互に結合されて、第２出力線１７に結合されており、又
抵抗１５を経て電源２０に結合されているｏトランジス
タ１０及び１１のエミッタは、相互に結合されて、トラ
ンジスタ２１のコレクタに結合されている。同様に、ト
ランジスタ１２及び１３のエミッタは、相互に結合され
て、トランジスタ２２のコレクタに結合されており、ト
ランジスタ２２のエミッタは、トランジスタ２１のエミ
ッタと相互に結合されて、トランジスタ２３及び２４の
コレクタに結合されている。トランジスタ１０及び１１
のエミッタは又、トランジスタ２５のコレクタに結合さ
れており、トランジスタ２５のエミッタは、トランジス
タ２３のエミッタと相互に結合されている。トランジス
タ１２及び１３のエミッタは又、トランジスタ２６のコ
レクタに結合されており、トランジスタ２６のエミッタ
は、トランジスタ２４のエミッタと相互に結合されてい
る０トランジスタ２３及び２５のエミッタは又、トラン
ジスタ２７のコレクタに結合されており、トランジスタ
２６及び２４のエミッタは又、トランジスタ２８のコレ
クタに結合されているｏトランジスタ２８のエミッタは
、トランジスタ２７のエミッタと相互に結合されて、ト
ランジスタ２９のコレクタに結合されており、トランジ
スタ２９のエミツタヲよ、抵抗５０を経て負の電源３１
に結合されて℃・る。
トランジスタ１０及び１２のベースＧマ、同一の入力端
子３２に結合されている。同様に、トランジスタ１１及
び１３のベースは、同一の入力端子ろ′乙に結合されて
いる。端子３３に加えられて℃・る信号は、端子３２に
加えられている信号の補数である。同様に、トランジス
タ２１のベースレま、端子６４に結合されており、トラ
ンジスタ２２のベースは、端子３４に加えられた信号の
補数′である信号を受取る端子３５に結合されてし・る
・この場合にも、トランジスタ２ろ及び２６のベースカ
ー共通の端子５６に結合されており、トランジスタ２４
及び２５のベースがもう１つの共通端子ろ７に結合され
ている。端子３６は信号源に結合されているが、端子３
７は端子７＋６に加えられた信号源の補数に結合されて
いる。トランジスタ２７のベースは端子３８を経て信号
源に結合されて℃・るが、トランジスタ２８のベースは
端子３９を経て上記信号源の補数に結合されている。ト
ランジスタ２９のベームは、常にオン状態の調整された
正の電源４０に結合されている。更に、ダイオード４４
と直列に接続された抵抗４２より成るインピーダンスを
介して、電源５０が線１６に結合さｇている。同様に、
ダイオード４５と直列に接続された抵抗４３より成る異
なるインピーダンス回路網テ、更にもう１つの電源５１
が線１７′に結合されて（・るＯ 図に示されている基本的カスコード回路の動作は、図か
ら明らかである。上記回路が電源２０及び電源乙１だけ
に接続され、トランジスタ２９を除く全てのトランジス
タのベースに信号が加えられていない場合には、上記回
路は導通せず、出力線１６及び１７に生じる電圧レベル
は実質的に電源２０の電圧レベルであり、それらの線は
謂ゆる１高電圧レベル！にある。しかしながら、選択さ
れたトランジスタがターン・オンされて、電源２０と電
源３１との間に電離が流れた場合には、出力線１６及び
１７の一方に於ける信号レベルが低下して、謂ゆるゝ低
電位レベル′になる。例えば、端子３２，３４．５６及
び３日が全て正にされて、トランジスタ１ＣＪ１１２．
２１．２３．２６及び２７がターン・オンされた場合を
仮定する。トランジスタ１２及び２６はターン・オンさ
れても、端子３５及びろ９が端子３４及び６８に加えら
れた信号の補数である信号に結合されているためにトラ
ンジスタ２２及び２８が導通しな（・ので、即ち負にバ
イアスされていて、トランジスタ２２及び２８をオフに
するので、それらのトランジスタ１２及び２６は効果を
与えなし・。従って、電源２０と電源３１との間には、
抵抗１４、トランジスタ１０．２１．２３．２７及び４
０並びに抵抗３０を経て、１つの所定の電流径路しか存
在せず、線１６が低電圧レベルになる・電源２０から抵
抗１５料経て電源５１への電流径路は導通して℃・なし
・ので、線１７が高電圧レベルに保たれ、線１６と線１
７との間に差動信号が生じる。
子３２に結合されている。同様に、トランジスタ１１及
び１３のベースは、同一の入力端子ろ′乙に結合されて
いる。端子３３に加えられて℃・る信号は、端子３２に
加えられている信号の補数である。同様に、トランジス
タ２１のベースレま、端子６４に結合されており、トラ
ンジスタ２２のベースは、端子３４に加えられた信号の
補数′である信号を受取る端子３５に結合されてし・る
・この場合にも、トランジスタ２ろ及び２６のベースカ
ー共通の端子５６に結合されており、トランジスタ２４
及び２５のベースがもう１つの共通端子ろ７に結合され
ている。端子３６は信号源に結合されているが、端子３
７は端子７＋６に加えられた信号源の補数に結合されて
いる。トランジスタ２７のベースは端子３８を経て信号
源に結合されて℃・るが、トランジスタ２８のベースは
端子３９を経て上記信号源の補数に結合されている。ト
ランジスタ２９のベームは、常にオン状態の調整された
正の電源４０に結合されている。更に、ダイオード４４
と直列に接続された抵抗４２より成るインピーダンスを
介して、電源５０が線１６に結合さｇている。同様に、
ダイオード４５と直列に接続された抵抗４３より成る異
なるインピーダンス回路網テ、更にもう１つの電源５１
が線１７′に結合されて（・るＯ 図に示されている基本的カスコード回路の動作は、図か
ら明らかである。上記回路が電源２０及び電源乙１だけ
に接続され、トランジスタ２９を除く全てのトランジス
タのベースに信号が加えられていない場合には、上記回
路は導通せず、出力線１６及び１７に生じる電圧レベル
は実質的に電源２０の電圧レベルであり、それらの線は
謂ゆる１高電圧レベル！にある。しかしながら、選択さ
れたトランジスタがターン・オンされて、電源２０と電
源３１との間に電離が流れた場合には、出力線１６及び
１７の一方に於ける信号レベルが低下して、謂ゆるゝ低
電位レベル′になる。例えば、端子３２，３４．５６及
び３日が全て正にされて、トランジスタ１ＣＪ１１２．
２１．２３．２６及び２７がターン・オンされた場合を
仮定する。トランジスタ１２及び２６はターン・オンさ
れても、端子３５及びろ９が端子３４及び６８に加えら
れた信号の補数である信号に結合されているためにトラ
ンジスタ２２及び２８が導通しな（・ので、即ち負にバ
イアスされていて、トランジスタ２２及び２８をオフに
するので、それらのトランジスタ１２及び２６は効果を
与えなし・。従って、電源２０と電源３１との間には、
抵抗１４、トランジスタ１０．２１．２３．２７及び４
０並びに抵抗３０を経て、１つの所定の電流径路しか存
在せず、線１６が低電圧レベルになる・電源２０から抵
抗１５料経て電源５１への電流径路は導通して℃・なし
・ので、線１７が高電圧レベルに保たれ、線１６と線１
７との間に差動信号が生じる。
これらのカスコード回路に於ては、線１６及び１７の出
力を不確定にする欠陥が生じる場合がある。不確定出力
とは、入力端子に加えられた信号に関係なく、線１６及
び１７上の出力が実質的に同一の電圧レベルになるよう
な出力として定義され、それらの線に結合されている次
の論理回路の出力が予測不可能となる。そのような不確
定出力を生せしめる欠陥には、例えば、上記回路のトラ
ンジスタに於けるベースーエミツク短絡メはコレクタ開
放等がある。
力を不確定にする欠陥が生じる場合がある。不確定出力
とは、入力端子に加えられた信号に関係なく、線１６及
び１７上の出力が実質的に同一の電圧レベルになるよう
な出力として定義され、それらの線に結合されている次
の論理回路の出力が予測不可能となる。そのような不確
定出力を生せしめる欠陥には、例えば、上記回路のトラ
ンジスタに於けるベースーエミツク短絡メはコレクタ開
放等がある。
そのような不確定出力を生ぜしめるそのような欠陥は、
論理回路全体の標準的なりＣテスト技術によるテストを
不可能にする・本発明は、上記問題を解決するために、
テスト中に出力線１６及び１７を電気的に不平衡にする
ことにより、そのような回路に於てそのよ′うな故障を
検出することを開示している・上記回路が線１６ＶＣ有
利なように不平衡にされた場合には、線１６が高％を圧
レベルであり、線１７が低電圧レベルであるものとして
、不確定出力が解釈される。これと反対に、上記回路が
線１７に有利なようべ不平衡にされた場合に゛は、線１
６が低電圧レベルであり、線１７が高電圧レベルである
ものとして、不確定出力が解釈される。
論理回路全体の標準的なりＣテスト技術によるテストを
不可能にする・本発明は、上記問題を解決するために、
テスト中に出力線１６及び１７を電気的に不平衡にする
ことにより、そのような回路に於てそのよ′うな故障を
検出することを開示している・上記回路が線１６ＶＣ有
利なように不平衡にされた場合には、線１６が高％を圧
レベルであり、線１７が低電圧レベルであるものとして
、不確定出力が解釈される。これと反対に、上記回路が
線１７に有利なようべ不平衡にされた場合に゛は、線１
６が低電圧レベルであり、線１７が高電圧レベルである
ものとして、不確定出力が解釈される。
上記回路のテｙ、トに於ては、不確定出力な生ぜしめる
ことにより典型的ＫＡＣテストを必要とするような欠陥
をＤＣテスト装置を用し・てテストすることができるよ
うに、初めに線１６が線１７に対して有利に不平衡にさ
れ、次に線１７が線１６に対して有利に不平衡にされる
ことが必要である。
ことにより典型的ＫＡＣテストを必要とするような欠陥
をＤＣテスト装置を用し・てテストすることができるよ
うに、初めに線１６が線１７に対して有利に不平衡にさ
れ、次に線１７が線１６に対して有利に不平衡にされる
ことが必要である。
そのために、上記カスコード回路は、図に示されて（・
る如く、２つの電源５０及び５１を適当なインピーダン
ス回路網により線１６及び１７ＶＣ結合させることによ
って修正されている。それらの回路網は、図に示されて
いる如く、ダイオード４４及び４５と直列に接続された
抵抗４２及び４ろより成る０従って、電源５０は、ダイ
オード４４及び抵抗４２を経て線１６に結合されており
、電源５１は抵抗４３及びダイオード４５を経て線１７
に結合されている。このように、上記カスコＨ；、トＴ
回路の各回路出力に対して、更に１つの出力線及びイン
ピーダンス、即ちダイオードと抵抗との組合せが加えら
れねばならない。
る如く、２つの電源５０及び５１を適当なインピーダン
ス回路網により線１６及び１７ＶＣ結合させることによ
って修正されている。それらの回路網は、図に示されて
いる如く、ダイオード４４及び４５と直列に接続された
抵抗４２及び４ろより成る０従って、電源５０は、ダイ
オード４４及び抵抗４２を経て線１６に結合されており
、電源５１は抵抗４３及びダイオード４５を経て線１７
に結合されている。このように、上記カスコＨ；、トＴ
回路の各回路出力に対して、更に１つの出力線及びイン
ピーダンス、即ちダイオードと抵抗との組合せが加えら
れねばならない。
上記回路の通常の動作に於て、電源５０及び５１は、電
源２０上に生じる電圧に等しい又はそれよりも正の電圧
にセットされて、ダイオード４４及び４５が非導通状態
にされる。この場合、上記回路は、何ら修正されていな
いかの如く動作する。
源２０上に生じる電圧に等しい又はそれよりも正の電圧
にセットされて、ダイオード４４及び４５が非導通状態
にされる。この場合、上記回路は、何ら修正されていな
いかの如く動作する。
例えば、電源５０に於ける電圧を線１６に於ける電圧よ
りも低いレベルに低下させることにより、ダイオード４
４が順方向バイアスになり、電源２０から抵抗１４及び
４２並びにダイオード４４を経て電源５０に電流が流れ
る。従って、線１６に於ける電圧が、その電流の流れに
よって低下する。
りも低いレベルに低下させることにより、ダイオード４
４が順方向バイアスになり、電源２０から抵抗１４及び
４２並びにダイオード４４を経て電源５０に電流が流れ
る。従って、線１６に於ける電圧が、その電流の流れに
よって低下する。
加えられる不平衡の大きさは、通常の電圧レベルの太き
さよりも実質的に小さくなければならない。
さよりも実質的に小さくなければならない。
この動作は上記回路を効果的に線１７に有利に不平衡に
し、即ち線１６が低電圧レベルになって、線１７は変化
しない。電圧を逆にすることにより、同様に、上記回路
が線１６′に有利に不平衡にされる０ 〔発明の効果〕 本発明によれば、選択された入力を出力ａに加えること
によって出力線を不平衡にする事によって、本来不確定
出力を生じるような欠陥をＤＣスタック故障テストによ
ってテストすることが可能となった。
し、即ち線１６が低電圧レベルになって、線１７は変化
しない。電圧を逆にすることにより、同様に、上記回路
が線１６′に有利に不平衡にされる０ 〔発明の効果〕 本発明によれば、選択された入力を出力ａに加えること
によって出力線を不平衡にする事によって、本来不確定
出力を生じるような欠陥をＤＣスタック故障テストによ
ってテストすることが可能となった。
図は本発明を用いたカスコード論理回路を示す概略図で
ある。 １０乃至１３及び２１乃至２９・・・・トランジスタ、
１４．１５、ろ０．４２．４３・・・・抵抗、１６．１
７・・・・出力線、２０．３１．４０．５０．５１・・
・・電源、３２乃至３９・・・・入力端子、４４．４５
・・・・ダイオード。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレシション代理人 弁理士 岡 １） 次 生 （外１名）
ある。 １０乃至１３及び２１乃至２９・・・・トランジスタ、
１４．１５、ろ０．４２．４３・・・・抵抗、１６．１
７・・・・出力線、２０．３１．４０．５０．５１・・
・・電源、３２乃至３９・・・・入力端子、４４．４５
・・・・ダイオード。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレシション代理人 弁理士 岡 １） 次 生 （外１名）
Claims (1)
- （１）論理回路に不確定出力が生じている時に該論理回
路の出力線の状態をいずれか一方の論理状態にするよう
にバイアスする信号を上記出力線に加えることのできる
手段を備えた論理回路。 （２上記手段が、上記出力線に半導体インピーダンスを
介して結合された電圧線である特許請求の範囲第（１）
項記載の論理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US517140 | 1983-07-25 | ||
| US06/517,140 US4604531A (en) | 1983-07-25 | 1983-07-25 | Imbalance circuits for DC testing |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6028325A true JPS6028325A (ja) | 1985-02-13 |
| JPH0536754B2 JPH0536754B2 (ja) | 1993-05-31 |
Family
ID=24058530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59051304A Granted JPS6028325A (ja) | 1983-07-25 | 1984-03-19 | 論理回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4604531A (ja) |
| EP (1) | EP0133215B1 (ja) |
| JP (1) | JPS6028325A (ja) |
| DE (1) | DE3479780D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100716A (en) * | 1998-09-17 | 2000-08-08 | Nortel Networks Corporation | Voltage excursion detection apparatus |
| US7604589B2 (en) * | 2003-10-01 | 2009-10-20 | Given Imaging, Ltd. | Device, system and method for determining orientation of in-vivo devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478943A (en) * | 1977-12-06 | 1979-06-23 | Fujitsu Ltd | Detection circuit of tri-state output |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2964652A (en) * | 1956-11-15 | 1960-12-13 | Ibm | Transistor switching circuits |
| US3505535A (en) * | 1967-01-03 | 1970-04-07 | Ibm | Digital circuit with antisaturation collector load network |
| US3541441A (en) * | 1969-02-17 | 1970-11-17 | Ibm | Test system for evaluating amplitude and response characteristics of logic circuits |
| US3795859A (en) * | 1972-07-03 | 1974-03-05 | Ibm | Method and apparatus for determining the electrical characteristics of a memory cell having field effect transistors |
| US4041326A (en) * | 1976-07-12 | 1977-08-09 | Fairchild Camera And Instrument Corporation | High speed complementary output exclusive OR/NOR circuit |
-
1983
- 1983-07-25 US US06/517,140 patent/US4604531A/en not_active Expired - Lifetime
-
1984
- 1984-03-19 JP JP59051304A patent/JPS6028325A/ja active Granted
- 1984-07-03 DE DE8484107675T patent/DE3479780D1/de not_active Expired
- 1984-07-03 EP EP84107675A patent/EP0133215B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478943A (en) * | 1977-12-06 | 1979-06-23 | Fujitsu Ltd | Detection circuit of tri-state output |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0133215B1 (en) | 1989-02-01 |
| EP0133215A1 (en) | 1985-02-20 |
| DE3479780D1 (en) | 1989-10-19 |
| JPH0536754B2 (ja) | 1993-05-31 |
| US4604531A (en) | 1986-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436400B2 (ja) | 半導体集積回路装置 | |
| US4719629A (en) | Dual fault-masking redundancy logic circuits | |
| JPS58197921A (ja) | 論理素子 | |
| US4425517A (en) | Fail soft tri-state logic circuit | |
| JPS6028325A (ja) | 論理回路 | |
| KR100255962B1 (ko) | 3-상태회로의 출력 안정화회로 | |
| US3219839A (en) | Sense amplifier, diode bridge and switch means providing clamped, noise-free, unipolar output | |
| CA1231758A (en) | Random logic error detecting system for differential logic networks | |
| JPH04351016A (ja) | 故障検出回路および故障検出方法 | |
| JP2579425B2 (ja) | 論理回路のテスト装置 | |
| CN114503604A (zh) | 短路状况下的音频回放 | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JPH02173583A (ja) | エミツタ結合論理回路 | |
| JPS59191935A (ja) | 半導体集積回路装置 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| JP2767911B2 (ja) | プルアップ・プルダウン入力回路 | |
| JPS6022262A (ja) | パス制御方法 | |
| US4054803A (en) | Matcher circuit | |
| JPH0278242A (ja) | 半導体集積回路における配線寿命予知回路 | |
| JP2953805B2 (ja) | データ保持ラッチ回路 | |
| JPH06350092A (ja) | Ｍｏｓパワーデバイス用高信頼性集積回路構造 | |
| JP2778067B2 (ja) | 電流切換型論理回路 | |
| JP2671832B2 (ja) | 入力レベル試験回路 | |
| JPH0282176A (ja) | 差動電流スイツチング論理回路のテスト方法及び装置 | |
| JPH1055679A (ja) | 入力回路 |