JPH1055330A - スロットアドレス回路 - Google Patents
スロットアドレス回路Info
- Publication number
- JPH1055330A JPH1055330A JP21357596A JP21357596A JPH1055330A JP H1055330 A JPH1055330 A JP H1055330A JP 21357596 A JP21357596 A JP 21357596A JP 21357596 A JP21357596 A JP 21357596A JP H1055330 A JPH1055330 A JP H1055330A
- Authority
- JP
- Japan
- Prior art keywords
- slot address
- module
- terminal
- voltages
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 スロットアドレス信号線で表現できる情報量
を増大させて、バックボードバスの本数が物理的に限ら
れるモジュールに適するスロットアドレス回路を提供す
ること。 【解決手段】 バックボードのスロットアドレス端子と
接続される端子を有するモジュールであって、当該スロ
ットアドレス端子は、一端が電源ラインＶccと接続され
ると共に、３個直列に接続された分圧抵抗Ｒ1、Ｒ2、Ｒ3
により発生する４種の電圧Ｐ０〜Ｐ３のうち予め定めら
れた１種の電圧を発生し、前記モジュールの当該接続端
子では、前記スロットアドレス端子の発生する４種の電
圧の各中間電圧である３種の電圧Ｐ1'〜Ｐ3'を基準電圧
とする３個のコンパレータを有し、各コンパレータの入
力端子に前記スロットアドレス端子固有の電圧を入力す
ると共に、前記モジュールは、各コンパレータの出力信
号のＨ，Ｌの組合せをデコードして、当該モジュールの
接続されたスロットアドレスを定めることを特徴として
いる。
を増大させて、バックボードバスの本数が物理的に限ら
れるモジュールに適するスロットアドレス回路を提供す
ること。 【解決手段】 バックボードのスロットアドレス端子と
接続される端子を有するモジュールであって、当該スロ
ットアドレス端子は、一端が電源ラインＶccと接続され
ると共に、３個直列に接続された分圧抵抗Ｒ1、Ｒ2、Ｒ3
により発生する４種の電圧Ｐ０〜Ｐ３のうち予め定めら
れた１種の電圧を発生し、前記モジュールの当該接続端
子では、前記スロットアドレス端子の発生する４種の電
圧の各中間電圧である３種の電圧Ｐ1'〜Ｐ3'を基準電圧
とする３個のコンパレータを有し、各コンパレータの入
力端子に前記スロットアドレス端子固有の電圧を入力す
ると共に、前記モジュールは、各コンパレータの出力信
号のＨ，Ｌの組合せをデコードして、当該モジュールの
接続されたスロットアドレスを定めることを特徴として
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンス制御装
置等のようなＣＰＵモジュール、入出力モジュール等の
複数個のモジュールで構成されるに装置に用いて好適な
スロットアドレス回路に関し、特にスロットアドレスを
少数の端子で表現する改良に関する。
置等のようなＣＰＵモジュール、入出力モジュール等の
複数個のモジュールで構成されるに装置に用いて好適な
スロットアドレス回路に関し、特にスロットアドレスを
少数の端子で表現する改良に関する。
【０００２】
【従来の技術】本出願人の提案にかかる特開平１−２２
８０４８号公報に開示されているように、モジュールの
アドレスを定めるスロットアドレス回路が用いられてい
る。このようなスロットアドレス回路において、モジュ
ールの物理的な位置を識別するためにスロットアドレス
信号線を設置する場合がある。例えば、スロットアドレ
スとして０〜１５迄必要とするバックボードバスでは、
スロット位置を認識するのに４ビット、即ち４本の信号
線が必要となる。
８０４８号公報に開示されているように、モジュールの
アドレスを定めるスロットアドレス回路が用いられてい
る。このようなスロットアドレス回路において、モジュ
ールの物理的な位置を識別するためにスロットアドレス
信号線を設置する場合がある。例えば、スロットアドレ
スとして０〜１５迄必要とするバックボードバスでは、
スロット位置を認識するのに４ビット、即ち４本の信号
線が必要となる。
【０００３】
【発明が解決しようとする課題】しかし、バックボード
バスの本数が物理的に限られてしまう小型化したモジュ
ールでは、スロットアドレス信号線を独立して多数設け
ると、他の機能を有する信号線を削除する必要性が生じ
て、シーケンス制御装置として存在したほうが好ましい
機能の不全を生じるという課題があった。本発明はこの
ような課題を解決したもので、スロットアドレス信号線
で表現できる情報量を増大させて、バックボードバスの
本数が物理的に限られるモジュールに適するスロットア
ドレス回路を提供することを目的とする。
バスの本数が物理的に限られてしまう小型化したモジュ
ールでは、スロットアドレス信号線を独立して多数設け
ると、他の機能を有する信号線を削除する必要性が生じ
て、シーケンス制御装置として存在したほうが好ましい
機能の不全を生じるという課題があった。本発明はこの
ような課題を解決したもので、スロットアドレス信号線
で表現できる情報量を増大させて、バックボードバスの
本数が物理的に限られるモジュールに適するスロットア
ドレス回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】上記の目的を達成する本
発明は、バックボードのスロットアドレス端子と接続さ
れる端子を有するモジュールであって、当該スロットア
ドレス端子は、一端が電源ラインＶccと接続されると共
に、３個直列に接続された分圧抵抗Ｒ1、Ｒ2、Ｒ 3により
発生する４種の電圧Ｐ０〜Ｐ３のうち予め定められた１
種の電圧を発生し、前記モジュールの当該接続端子で
は、前記スロットアドレス端子の発生する４種の電圧の
各中間電圧である３種の電圧Ｐ1'〜Ｐ3'を基準電圧とす
る３個のコンパレータＣＭＰを有し、各コンパレータの
入力端子に前記スロットアドレス端子固有の電圧を入力
すると共に、前記モジュールは、各コンパレータの出力
信号のＨ，Ｌの組合せをデコードして、当該モジュール
の接続されたスロットアドレスを定めることを特徴とし
ている。
発明は、バックボードのスロットアドレス端子と接続さ
れる端子を有するモジュールであって、当該スロットア
ドレス端子は、一端が電源ラインＶccと接続されると共
に、３個直列に接続された分圧抵抗Ｒ1、Ｒ2、Ｒ 3により
発生する４種の電圧Ｐ０〜Ｐ３のうち予め定められた１
種の電圧を発生し、前記モジュールの当該接続端子で
は、前記スロットアドレス端子の発生する４種の電圧の
各中間電圧である３種の電圧Ｐ1'〜Ｐ3'を基準電圧とす
る３個のコンパレータＣＭＰを有し、各コンパレータの
入力端子に前記スロットアドレス端子固有の電圧を入力
すると共に、前記モジュールは、各コンパレータの出力
信号のＨ，Ｌの組合せをデコードして、当該モジュール
の接続されたスロットアドレスを定めることを特徴とし
ている。
【０００５】本発明の構成によれば、一個のスロットア
ドレス端子で４種の電圧を発生しうる構成とし、１個で
２ビット分の情報を発生している。モジュールでは、接
続されたスロットのアドレス情報を抽出するため、スロ
ットアドレス端子と接続される端子に３個のコンパレー
タを設けてデコードしている。このようにして、１本の
スロットアドレス端子で多くの情報を表している。
ドレス端子で４種の電圧を発生しうる構成とし、１個で
２ビット分の情報を発生している。モジュールでは、接
続されたスロットのアドレス情報を抽出するため、スロ
ットアドレス端子と接続される端子に３個のコンパレー
タを設けてデコードしている。このようにして、１本の
スロットアドレス端子で多くの情報を表している。
【０００６】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成図で、スロッ
トアドレス端子とモジュールとの接続状態を表してい
る。図において、システム側であるバックボードには、
モジュールを装着すべきスロット毎にスロットアドレス
端子が設けられている。スロットアドレス端子は、一端
が電源ラインＶccと接続されると共に、３個直列に接続
された分圧抵抗Ｒ1、Ｒ2、Ｒ3により発生する４種の電圧
Ｐ０〜Ｐ３のうち予め定められた１種の電圧を発生して
いる。ここで、各分圧抵抗Ｒ1、Ｒ2、Ｒ3の抵抗値Ｒを同
一に選定すると、各電圧Ｐ０〜Ｐ３は次の関係を満たし
ている。 Ｐ０＝０（ＧＮＤ），Ｐ１＝Ｖcc／３，Ｐ２＝２Ｖcc／３、Ｐ３＝Ｖcc (1)
する。図１は本発明の一実施例を示す構成図で、スロッ
トアドレス端子とモジュールとの接続状態を表してい
る。図において、システム側であるバックボードには、
モジュールを装着すべきスロット毎にスロットアドレス
端子が設けられている。スロットアドレス端子は、一端
が電源ラインＶccと接続されると共に、３個直列に接続
された分圧抵抗Ｒ1、Ｒ2、Ｒ3により発生する４種の電圧
Ｐ０〜Ｐ３のうち予め定められた１種の電圧を発生して
いる。ここで、各分圧抵抗Ｒ1、Ｒ2、Ｒ3の抵抗値Ｒを同
一に選定すると、各電圧Ｐ０〜Ｐ３は次の関係を満たし
ている。 Ｐ０＝０（ＧＮＤ），Ｐ１＝Ｖcc／３，Ｐ２＝２Ｖcc／３、Ｐ３＝Ｖcc (1)
【０００７】スロットアドレス端子と接続されるモジュ
ールの接続端子では、３個のコンパレータＣＭＰ１〜３
を有している。各コンパレータＣＭＰ１〜３では、プラ
ス端子に基準電圧Ｐ1'〜Ｐ3'を入力し、マイナス端子に
スロットアドレス端子固有の電圧Ｐ０〜Ｐ３を入力す
る。この基準電圧Ｐ1'〜Ｐ3'は、スロットアドレス端子
の発生する４種の電圧の各中間電圧であり、４個の直列
接続された分圧抵抗Ｒ4〜Ｒ7により発生される。これ
ら、分圧抵抗の抵抗値は次のように選定する。 Ｒ4＝Ｒ7＝Ｒ／２、Ｒ5＝Ｒ6＝Ｒ (2) すると、各基準電圧Ｐ1'〜Ｐ3'は、次の関係を充足す
る。 Ｐ1'＝Ｖcc／６，Ｐ2'＝Ｖcc／２、Ｐ3'＝５Ｖcc／６ (3)
ールの接続端子では、３個のコンパレータＣＭＰ１〜３
を有している。各コンパレータＣＭＰ１〜３では、プラ
ス端子に基準電圧Ｐ1'〜Ｐ3'を入力し、マイナス端子に
スロットアドレス端子固有の電圧Ｐ０〜Ｐ３を入力す
る。この基準電圧Ｐ1'〜Ｐ3'は、スロットアドレス端子
の発生する４種の電圧の各中間電圧であり、４個の直列
接続された分圧抵抗Ｒ4〜Ｒ7により発生される。これ
ら、分圧抵抗の抵抗値は次のように選定する。 Ｒ4＝Ｒ7＝Ｒ／２、Ｒ5＝Ｒ6＝Ｒ (2) すると、各基準電圧Ｐ1'〜Ｐ3'は、次の関係を充足す
る。 Ｐ1'＝Ｖcc／６，Ｐ2'＝Ｖcc／２、Ｐ3'＝５Ｖcc／６ (3)
【０００８】モジュールは、各コンパレータＣＭＰ１〜
３の出力信号のＨ，Ｌの組合せをデコードして、当該モ
ジュールの接続されたスロットアドレスを定める。この
組合せは、（Ｌ，Ｌ，Ｌ）、（Ｈ，Ｌ，Ｌ）、（Ｈ，
Ｈ，Ｌ）、（Ｈ，Ｈ，Ｈ）の４通りである。
３の出力信号のＨ，Ｌの組合せをデコードして、当該モ
ジュールの接続されたスロットアドレスを定める。この
組合せは、（Ｌ，Ｌ，Ｌ）、（Ｈ，Ｌ，Ｌ）、（Ｈ，
Ｈ，Ｌ）、（Ｈ，Ｈ，Ｈ）の４通りである。
【０００９】このように構成された装置の動作を次に説
明する。モジュールの接続されるスロットのアドレス
を”０”とする。すると、スロットアドレス端子固有の
電圧としてＰ０が選定される。モジュールでは、コンパ
レータＣＭＰ１〜３の出力信号の組合せが（Ｌ，Ｌ，
Ｌ）となる。これをデコードすると、モジュールでは自
局のスロットのアドレスが”０”であることを知る。
明する。モジュールの接続されるスロットのアドレス
を”０”とする。すると、スロットアドレス端子固有の
電圧としてＰ０が選定される。モジュールでは、コンパ
レータＣＭＰ１〜３の出力信号の組合せが（Ｌ，Ｌ，
Ｌ）となる。これをデコードすると、モジュールでは自
局のスロットのアドレスが”０”であることを知る。
【００１０】
【発明の効果】以上説明したように本発明によれば、一
個のスロットアドレス端子で４種の電圧を発生しうる構
成とし、１個で２ビット分の情報を発生し、モジュール
では、接続されたスロットのアドレス情報を抽出するた
め、スロットアドレス端子と接続される端子に３個のコ
ンパレータを設けてデコードしているので、スロットア
ドレス端子の数が少数ですむという効果がある。
個のスロットアドレス端子で４種の電圧を発生しうる構
成とし、１個で２ビット分の情報を発生し、モジュール
では、接続されたスロットのアドレス情報を抽出するた
め、スロットアドレス端子と接続される端子に３個のコ
ンパレータを設けてデコードしているので、スロットア
ドレス端子の数が少数ですむという効果がある。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
ＣＭＰ コンパレータ Ｐ０〜Ｐ３ スロットアドレス端子固有電圧 Ｐ1'〜Ｐ3' モジュール内基準電圧 Ｖcc 電源電圧
Claims (1)
- 【請求項１】バックボードのスロットアドレス端子と接
続される端子を有するモジュールであって、 当該スロットアドレス端子は、一端が電源ライン（Ｖc
c）と接続されると共に、３個直列に接続された分圧抵
抗（Ｒ1、Ｒ2、Ｒ3)により発生する４種の電圧（Ｐ０〜Ｐ
３）のうち予め定められた１種の電圧を発生し、 前記モジュールの当該接続端子では、前記スロットアド
レス端子の発生する４種の電圧の各中間電圧である３種
の電圧（Ｐ1'〜Ｐ3'）を基準電圧とする３個のコンパレ
ータ（ＣＭＰ１〜３）を有し、各コンパレータの入力端
子に前記スロットアドレス端子固有の電圧を入力すると
共に、 前記モジュールは、各コンパレータの出力信号のＨ，Ｌ
の組合せをデコードして、当該モジュールの接続された
スロットアドレスを定めることを特徴とするスロットア
ドレス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21357596A JPH1055330A (ja) | 1996-08-13 | 1996-08-13 | スロットアドレス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21357596A JPH1055330A (ja) | 1996-08-13 | 1996-08-13 | スロットアドレス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1055330A true JPH1055330A (ja) | 1998-02-24 |
Family
ID=16641481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21357596A Pending JPH1055330A (ja) | 1996-08-13 | 1996-08-13 | スロットアドレス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1055330A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009213297A (ja) * | 2008-03-05 | 2009-09-17 | Toyota Motor Corp | 電動車両の電源制御装置 |
| CN101299607B (zh) | 2007-04-30 | 2012-09-26 | 鸿富锦精密工业（深圳）有限公司 | 接口电路 |
-
1996
- 1996-08-13 JP JP21357596A patent/JPH1055330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101299607B (zh) | 2007-04-30 | 2012-09-26 | 鸿富锦精密工业（深圳）有限公司 | 接口电路 |
| JP2009213297A (ja) * | 2008-03-05 | 2009-09-17 | Toyota Motor Corp | 電動車両の電源制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122284A (en) | Multidrop analog signal bus | |
| US5287525A (en) | Software controlled power shutdown in an integrated circuit | |
| JPH1055330A (ja) | スロットアドレス回路 | |
| JP2851730B2 (ja) | プログラマブルコントローラ | |
| EP0220326B1 (en) | Input state detection circuit | |
| CN118901225A (zh) | 半导体装置 | |
| US7960985B2 (en) | Identification of integrated circuit | |
| JP2624215B2 (ja) | オプションボード識別装置 | |
| JP3945364B2 (ja) | 個体識別コード作成方式およびその回路 | |
| KR200149153Y1 (ko) | 마이크로 컴퓨터의 입력 신호 인식 회로 | |
| US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
| JPH0664964B2 (ja) | スイッチ入力回路 | |
| JPH0783985A (ja) | 回路パッケージ実装数検出回路 | |
| JPH0327425A (ja) | マイクロコンピュータによる入力判別システム | |
| JP3040675B2 (ja) | 多重伝送システムの中央処理装置用信号検出回路 | |
| JPS6041321A (ja) | 入力回路 | |
| JP3065440B2 (ja) | 電源出力補正法 | |
| JPS61256448A (ja) | 回路基板認識回路 | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| CN121507650A (zh) | 电源系统 | |
| JPH0567185B2 (ja) | ||
| JPH06152611A (ja) | 通信方法 | |
| JPS605737A (ja) | 電源投入シ−ケンス回路 | |
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JP2001075745A (ja) | 情報処理装置、半導体メモリ装着用アダプタ |