JPS6041383B2 - 共通バス監視方式 - Google Patents
共通バス監視方式Info
- Publication number
- JPS6041383B2 JPS6041383B2 JP55187789A JP18778980A JPS6041383B2 JP S6041383 B2 JPS6041383 B2 JP S6041383B2 JP 55187789 A JP55187789 A JP 55187789A JP 18778980 A JP18778980 A JP 18778980A JP S6041383 B2 JPS6041383 B2 JP S6041383B2
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- state
- processing device
- reset
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は共通バスを使用したデータ処理装置における共
通バスのハング状態を検出し、復旧する方式に関する。
通バスのハング状態を検出し、復旧する方式に関する。
データ処理装置では、命令の実行過程において種々のエ
ラーチェックを行い、処理装置自体のエラー監視を行う
。エラーが検出されると、マシンチェック割込を発生さ
せてソフトウェアに処理装置のエラーを知らせるか、又
はチェックストップ状態となり、以後の処理を中断する
ように構成されている。しかし、共通バスを使用した処
理装置では、共通バスがハングした場合、ハング状態を
検出してマシンチェック割込を起そうとしても、共通バ
スそのものがハングしているため、共通バスをリセット
しない限り以後どの様な操作も不可能である。
ラーチェックを行い、処理装置自体のエラー監視を行う
。エラーが検出されると、マシンチェック割込を発生さ
せてソフトウェアに処理装置のエラーを知らせるか、又
はチェックストップ状態となり、以後の処理を中断する
ように構成されている。しかし、共通バスを使用した処
理装置では、共通バスがハングした場合、ハング状態を
検出してマシンチェック割込を起そうとしても、共通バ
スそのものがハングしているため、共通バスをリセット
しない限り以後どの様な操作も不可能である。
そこで、本発明は共通バスがハングした場合、その直前
の状態を記録しておき、共通バスを強勢的にリセットし
、処理プログラムを再初期ロードするようにする。
の状態を記録しておき、共通バスを強勢的にリセットし
、処理プログラムを再初期ロードするようにする。
処理プログラムは、再初期ロードされた時点で、共通バ
スハングによる再初期ロードであることを認識して、共
通バスがハングした時の状態を監視回路より読出して解
析することができるようにすれば、共通バスがハングし
た時も、マシンチェック割込の発生による処理と等価な
処理を行なうことができる。以下図面により詳説する。
スハングによる再初期ロードであることを認識して、共
通バスがハングした時の状態を監視回路より読出して解
析することができるようにすれば、共通バスがハングし
た時も、マシンチェック割込の発生による処理と等価な
処理を行なうことができる。以下図面により詳説する。
第１図は本発明の一実施例システムのブロック図であり
、１は共通バス、２は処理装置、３はバス監視装置、４
は主記憶装置、５は入出力制御装置である。
、１は共通バス、２は処理装置、３はバス監視装置、４
は主記憶装置、５は入出力制御装置である。
各装置２〜５は共通バスにより互いに交信可能である。
さらに処理装置２と監視装置３との間には別に線がから
れており１１は再初期ロードの指示線、１２，１３，１
４は夫々停止状態、チェックストップ状態、待ち状態を
示す線である。処理装置は、停止状態、チェックストッ
プ状態、もしくは待状態でないとき、常に共通バス経由
でデータ（あるいは命令）のアクセスを行っている。
さらに処理装置２と監視装置３との間には別に線がから
れており１１は再初期ロードの指示線、１２，１３，１
４は夫々停止状態、チェックストップ状態、待ち状態を
示す線である。処理装置は、停止状態、チェックストッ
プ状態、もしくは待状態でないとき、常に共通バス経由
でデータ（あるいは命令）のアクセスを行っている。
共通バスは一般的に、ハンドシェイク方式でデータの転
送を行っており、デ−夕の転送に当って、要求信号ＳＶ
１（ＳＲＶＩＣＥＩＮ），応答信号ＳＶ○（ＳＥＲＶＩ
ＣＥＯＵＴ）の一対の信号のやりとりでデータ転送を行
う。
送を行っており、デ−夕の転送に当って、要求信号ＳＶ
１（ＳＲＶＩＣＥＩＮ），応答信号ＳＶ○（ＳＥＲＶＩ
ＣＥＯＵＴ）の一対の信号のやりとりでデータ転送を行
う。
処理装置が前記の状態でないときは、この一対の信号が
常に共通バス上において一定時間内に検出される。そこ
で、常に共通バス上のデータアクセスの始まりと、終り
（要求信号、応答信号の立上り又は立下り）を監視し、
その時点の状態（アクセスされるアドレスやデータ及び
それに伴なう制御信号）を記録するようにし、処理装置
が、停止状態、チェックストップ状態もしくは待ち状態
でない時に、一定時間以上にわたってデータアクセスの
始まりや終りが検出できなかったならば、共通バスもし
くは処理装置がハングしているものと倣して、前記共通
バスの状態の記録を凍結し共通バス及び処理装置を強勢
的にリセットし、処理装置に対し、処理プログラムを外
部記憶媒体等から再初期ロードを実行させる。第２図は
バス監視装置３の−実施例を主す主要部のブロック図で
ある。
常に共通バス上において一定時間内に検出される。そこ
で、常に共通バス上のデータアクセスの始まりと、終り
（要求信号、応答信号の立上り又は立下り）を監視し、
その時点の状態（アクセスされるアドレスやデータ及び
それに伴なう制御信号）を記録するようにし、処理装置
が、停止状態、チェックストップ状態もしくは待ち状態
でない時に、一定時間以上にわたってデータアクセスの
始まりや終りが検出できなかったならば、共通バスもし
くは処理装置がハングしているものと倣して、前記共通
バスの状態の記録を凍結し共通バス及び処理装置を強勢
的にリセットし、処理装置に対し、処理プログラムを外
部記憶媒体等から再初期ロードを実行させる。第２図は
バス監視装置３の−実施例を主す主要部のブロック図で
ある。
共通バス上の要求信号ＳＶＩは微分回路３１によって立
上がりが検出され、該立上がりによってタイマカウンタ
３２をリセットする。
上がりが検出され、該立上がりによってタイマカウンタ
３２をリセットする。
タイマカウンタ３２はリセットされると再びゼロからカ
ウントアップを行ない、リセットされる前にオーバーフ
ローを生じるとＯＶＦ信号を生じる。
ウントアップを行ない、リセットされる前にオーバーフ
ローを生じるとＯＶＦ信号を生じる。
このとき上言己１２〜１４の信号がいずれも生じていな
いことがノアゲート３３により検出されていると、アン
ドゲート３４を介して、フリツプフロップ３５がセット
される。一方、ＳＶＩの立上がり信号はアンドゲート３
６を介してアドレスセーブレジスタ３７及びデータセー
ブレジスタ３８をトリガしてそのときのバスーの状態を
セーブする。尚、フリツプフロツプ３５がセットされる
とゲート３６が閉じて、レジスタ３７，３８を凍結する
。また、各装置に対してリセット信号（ＳＲＴ）を出し
て内部レジスタ等をリセットさせる。
いことがノアゲート３３により検出されていると、アン
ドゲート３４を介して、フリツプフロップ３５がセット
される。一方、ＳＶＩの立上がり信号はアンドゲート３
６を介してアドレスセーブレジスタ３７及びデータセー
ブレジスタ３８をトリガしてそのときのバスーの状態を
セーブする。尚、フリツプフロツプ３５がセットされる
とゲート３６が閉じて、レジスタ３７，３８を凍結する
。また、各装置に対してリセット信号（ＳＲＴ）を出し
て内部レジスタ等をリセットさせる。
そしてさらにＣＰＵ２に対しては再初期ロード信号１１
を送出する。尚、「共通バスのリセット→とは共通バス
に接続されている装置をリセットすることである。前記
により再初期ロードされたプログラムは共通バス監視回
路の共通バスハングによる再初期ロードを示すフリツプ
フロップ３５を読出し共通バスハングによる再初期ロー
ドであるならば、前記共通バス監視回路中に記録されて
いる共通バスハング直前の状態を謙出し、エラーの原因
を解析する。
を送出する。尚、「共通バスのリセット→とは共通バス
に接続されている装置をリセットすることである。前記
により再初期ロードされたプログラムは共通バス監視回
路の共通バスハングによる再初期ロードを示すフリツプ
フロップ３５を読出し共通バスハングによる再初期ロー
ドであるならば、前記共通バス監視回路中に記録されて
いる共通バスハング直前の状態を謙出し、エラーの原因
を解析する。
共通バス監視回路は、共通バスの状態の記録が読出され
たことにより凍結を解除し、再び共通バスの監視を開始
する。
たことにより凍結を解除し、再び共通バスの監視を開始
する。
尚、監視装置中の各種レジスタ（３７，３８等）やフリ
ップフロップ（３９等）はＣＰＵ２から通常のバスィン
タフェースで謙出すことができる。
ップフロップ（３９等）はＣＰＵ２から通常のバスィン
タフェースで謙出すことができる。
第１図は本発明の一実施例システムブロック図、第２図
は共通バス監視装置の一実施例ブロック図である。 図中、３１は要求信号ＳＶＩの立上がり検出回路、３２
はタイマカウンタ、３７，３８は夫々アドレス及びデー
タのセーブレジスタである。 第１図第２図
は共通バス監視装置の一実施例ブロック図である。 図中、３１は要求信号ＳＶＩの立上がり検出回路、３２
はタイマカウンタ、３７，３８は夫々アドレス及びデー
タのセーブレジスタである。 第１図第２図
Claims (1)
- １ 処理装置と入出力制御装置が共通バスを介して接続
されたシステムにおいて、該処理装置が共通バス上の所
定の信号線の信号変化を監視し、変化のある毎に共通バ
スの状態を共通バス監視回路に記録するとともに、処理
装置が停止若しくは待状態でない場合に一定時間以上に
わたつて上記信号変化が無いときに、上記共通バスの状
態記録を凍結し、上記処理装置をリセツトすることを特
徴とする共通バス監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187789A JPS6041383B2 (ja) | 1980-12-29 | 1980-12-29 | 共通バス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55187789A JPS6041383B2 (ja) | 1980-12-29 | 1980-12-29 | 共通バス監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111718A JPS57111718A (en) | 1982-07-12 |
| JPS6041383B2 true JPS6041383B2 (ja) | 1985-09-17 |
Family
ID=16212244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55187789A Expired JPS6041383B2 (ja) | 1980-12-29 | 1980-12-29 | 共通バス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041383B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2626119B2 (ja) * | 1990-01-22 | 1997-07-02 | 日本電気株式会社 | マイクロコンピュータ開発支援装置 |
-
1980
- 1980-12-29 JP JP55187789A patent/JPS6041383B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111718A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE176063T1 (de) | Parallelschlussschnittstellenschaltkreise in rechnersystemen | |
| JPS63153657A (ja) | マイクロプロセツサ | |
| JPS6041383B2 (ja) | 共通バス監視方式 | |
| JP2993731B2 (ja) | ハードウェアトレース情報の制御方式 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPH0149975B2 (ja) | ||
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPH03244045A (ja) | マイクロコンピュータ回路 | |
| JP3013517B2 (ja) | ライトバッファエラーアドレス検出回路 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPH01274260A (ja) | 入出力制御用アダプタ | |
| JPS6057439A (ja) | スタツクあふれ検出装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH039423A (ja) | レディー信号チエック回路 | |
| JPH05233526A (ja) | Ｄｍａ制御方式 | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JPH03230216A (ja) | 記憶デバイスへの処理データの書込処理方式 | |
| JPH02114364A (ja) | マルチプロセッサシステム | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS61213937A (ja) | 情報処理システムのトレ−ス方式 | |
| JPH10143444A (ja) | 障害処理方式 | |
| JPS6230668B2 (ja) | ||
| JPS62219146A (ja) | バスサイクル中断機能を備える処理装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH04312111A (ja) | データ処理装置 |