JPS6041774B2 - 論理回路パツケージ - Google Patents
論理回路パツケージInfo
- Publication number
- JPS6041774B2 JPS6041774B2 JP52144113A JP14411377A JPS6041774B2 JP S6041774 B2 JPS6041774 B2 JP S6041774B2 JP 52144113 A JP52144113 A JP 52144113A JP 14411377 A JP14411377 A JP 14411377A JP S6041774 B2 JPS6041774 B2 JP S6041774B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- diagnostic
- logic circuit
- diagnosis
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003745 diagnosis Methods 0.000 claims description 26
- 238000013500 data storage Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 238000009434 installation Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機により故障診断をする論理回路パッ
ケージに関する。
ケージに関する。
電子計算機の故障を診断する方式の一つとして、ＦＬＴ
（ＦａｕｌｔＬｏｃａｔｉｎｇＴａｓｔ）診断方式があ
る。
（ＦａｕｌｔＬｏｃａｔｉｎｇＴａｓｔ）診断方式があ
る。
ＦＬＴ診断方式については、例えは情報処理学会の’’
コンピュータ・システムの高信頼化’’（Ｐ２６７〜２
７１）に述べられている。ＦＬＴ診断方式とは被診断装
置にスキャンイン機構とスキャンアウト機構とこれらを
制御する診断制御部とを設けておき、診断時に外部装置
より該被診断装置に対して診断起動の命令を発すること
により、これらスキャンイン機構とスキャンアウト機構
とそれらを制御する診断制御部とを動作させ、該診断制
御装置の診断対象部分を組合せ回路とみなして診断する
方式である。その方式て診断するとき、原則として診断
対象部分はその周辺をフリップ・フロップにより囲まれ
ている必要がある。
コンピュータ・システムの高信頼化’’（Ｐ２６７〜２
７１）に述べられている。ＦＬＴ診断方式とは被診断装
置にスキャンイン機構とスキャンアウト機構とこれらを
制御する診断制御部とを設けておき、診断時に外部装置
より該被診断装置に対して診断起動の命令を発すること
により、これらスキャンイン機構とスキャンアウト機構
とそれらを制御する診断制御部とを動作させ、該診断制
御装置の診断対象部分を組合せ回路とみなして診断する
方式である。その方式て診断するとき、原則として診断
対象部分はその周辺をフリップ・フロップにより囲まれ
ている必要がある。
すなわち、ＦＬＴ方式により診断するためには診断対象
部分は任意の診断パターンを設定することができるフリ
ップ・フロップと、該診断パターンの該フリップ・フロ
ップとの設定とクロック制御とにより観測できる次段の
フリップ・フロップとにより囲まれている必要がある。
しかしながら、装置への診断のためのフリップ・フロッ
プの設置は一般に装置の性能低下を招くことになるため
、ＩＣメモリ周辺回路部分や、被診断装置から他装置へ
のインタフェース部分等のようにフリップ、フロップの
設置により性能低下が顕著に現われる部分には、診断専
用のフリップ・フロップの設置は避けられてきた。した
がつて、ＦＬＴ方式による診断では、該部分は常に診断
の対象外になるという欠点がある。本発明の目的は通常
の信号線に対して並列に位置させて診断専用のフリップ
●フロップを設置し、該フリップ・フロップを故障の伝
ぱんの観測用フリップ・フロップとして採用することに
よりＦＬＴ診断対象装置の診断対象範囲を拡張できるよ
うにした禄理回路パッケージを提供することにある。
部分は任意の診断パターンを設定することができるフリ
ップ・フロップと、該診断パターンの該フリップ・フロ
ップとの設定とクロック制御とにより観測できる次段の
フリップ・フロップとにより囲まれている必要がある。
しかしながら、装置への診断のためのフリップ・フロッ
プの設置は一般に装置の性能低下を招くことになるため
、ＩＣメモリ周辺回路部分や、被診断装置から他装置へ
のインタフェース部分等のようにフリップ、フロップの
設置により性能低下が顕著に現われる部分には、診断専
用のフリップ・フロップの設置は避けられてきた。した
がつて、ＦＬＴ方式による診断では、該部分は常に診断
の対象外になるという欠点がある。本発明の目的は通常
の信号線に対して並列に位置させて診断専用のフリップ
●フロップを設置し、該フリップ・フロップを故障の伝
ぱんの観測用フリップ・フロップとして採用することに
よりＦＬＴ診断対象装置の診断対象範囲を拡張できるよ
うにした禄理回路パッケージを提供することにある。
本発明のパッケージは診断時のみ診断データを順次伝搬
するスキャンイン用バスと、診断時のみこのスキャンイ
ン用バスを介して診断データを順次格納し並列に出力す
る第１の診断データ格納手段と、データを並列に供給し
保持せずに並列に出力する診断対象回路と、少なくとも
この論理回路から通常データ用バスと分岐して並列に供
給されたデータを格納し診断時順次出力する第２の診断
データ格納手段と、診断時のみ前記第２の格納手段から
順次出力するスキャンアウト用バスとから構成されてい
る。
するスキャンイン用バスと、診断時のみこのスキャンイ
ン用バスを介して診断データを順次格納し並列に出力す
る第１の診断データ格納手段と、データを並列に供給し
保持せずに並列に出力する診断対象回路と、少なくとも
この論理回路から通常データ用バスと分岐して並列に供
給されたデータを格納し診断時順次出力する第２の診断
データ格納手段と、診断時のみ前記第２の格納手段から
順次出力するスキャンアウト用バスとから構成されてい
る。
通常の電子計算機の論埋設計においては、冗長なフリッ
プ・フロップ、特に診断専用のフリップ・フロップの設
置は装置の性能低下につながるため避けられてきた。本
発明は、診断専用のフリップ・フロップを素子と素子を
結ふ信号線に対して並列に接続し、該フリップ・フロッ
プを一般論理回路を構成するフリップ・フロップとして
使用することなく、ＦＬＴ診断時における純粋な故障伝
搬の観測用フリップ・フロップとして設置することによ
り、該装置の性能を低下させることなく、また該装置の
ＦＬＴ診断対象範囲の拡張を可能にするものてある。
プ・フロップ、特に診断専用のフリップ・フロップの設
置は装置の性能低下につながるため避けられてきた。本
発明は、診断専用のフリップ・フロップを素子と素子を
結ふ信号線に対して並列に接続し、該フリップ・フロッ
プを一般論理回路を構成するフリップ・フロップとして
使用することなく、ＦＬＴ診断時における純粋な故障伝
搬の観測用フリップ・フロップとして設置することによ
り、該装置の性能を低下させることなく、また該装置の
ＦＬＴ診断対象範囲の拡張を可能にするものてある。
本発明は、診断用フリップ・フロップの並列接続によつ
て該診断用フリップ・フロップが装置の通常の論理機能
、性能に影響することなく、ＦＬＴ診断実行時には故障
伝ぱん状態の観測が行なえるようになるという原理に基
づいている。次に本発明の一実施例について図面を参照
して詳細に説明する。第１図を参照すると、本発明の一
実施例は中央処理装置１１と、フリップ・フロップ群１
２と、ＩＣメモリ１３と、該１Ｃメモリへのデータ書込
みアドレスを作成する論理回路１４と、診断用フリップ
・フロップ１５とから構成されている。
て該診断用フリップ・フロップが装置の通常の論理機能
、性能に影響することなく、ＦＬＴ診断実行時には故障
伝ぱん状態の観測が行なえるようになるという原理に基
づいている。次に本発明の一実施例について図面を参照
して詳細に説明する。第１図を参照すると、本発明の一
実施例は中央処理装置１１と、フリップ・フロップ群１
２と、ＩＣメモリ１３と、該１Ｃメモリへのデータ書込
みアドレスを作成する論理回路１４と、診断用フリップ
・フロップ１５とから構成されている。
いま、論理回路１４の故障をＦＬＴ診断を実行すること
により検出することができるためには、該論理回路１４
を組合せ回路として中央処理装置１１から抽出できるこ
とが必要である。そのためには、論理回路１４の故障を
検出するためのパターンを設定できるフリップ●フロッ
プと、該パターンによる該論理回路１４の故障の伝搬状
態を観測することができるためのフリップ・フロップと
が必要であり、本実施例においては、前者のフリップ●
フロップとしてフリップ●フロップ群１２を、後者のフ
リップ・フロップとして診断用フリップ・フロップ１５
を、各々採用する。すなわち、論理回路１４のＦＬＴ診
断を実行するとき、診断用ハードウェア（図には示して
いない）を用いてパターンをフリップ●フロップ群１２
へスキャンインした後、クロツクアドバンスを行ない、
診断用フリップ・フロップ１５の内容をスキャンアウト
することにより、該論理回路１４の該パターンによる故
障伝ぱん状態を該診断用フリップ・フロップ１５におい
て観測することができる。また、本実施例におけるＩＣ
メモリ１３を例えば主記憶装置に置換えるならば、中央
処理装置から主記憶装置へ至るインターフェース部分弐
ＦＬＴ方式による診断も可能となることは明らかてある
。本発明には以上説明したように、信号線に対しノて並
列に診断用のフリップ・フロップを設けることにより、
フリップ・フロップの設置により装置の性能低下を招く
ため従来ＦＬＴ方式による診断が不可能とされてきた部
分を、装置の性能を低下させることなくＦＬＴ珍断の実
行を可能とするこ門とができる、という効果がある。
により検出することができるためには、該論理回路１４
を組合せ回路として中央処理装置１１から抽出できるこ
とが必要である。そのためには、論理回路１４の故障を
検出するためのパターンを設定できるフリップ●フロッ
プと、該パターンによる該論理回路１４の故障の伝搬状
態を観測することができるためのフリップ・フロップと
が必要であり、本実施例においては、前者のフリップ●
フロップとしてフリップ●フロップ群１２を、後者のフ
リップ・フロップとして診断用フリップ・フロップ１５
を、各々採用する。すなわち、論理回路１４のＦＬＴ診
断を実行するとき、診断用ハードウェア（図には示して
いない）を用いてパターンをフリップ●フロップ群１２
へスキャンインした後、クロツクアドバンスを行ない、
診断用フリップ・フロップ１５の内容をスキャンアウト
することにより、該論理回路１４の該パターンによる故
障伝ぱん状態を該診断用フリップ・フロップ１５におい
て観測することができる。また、本実施例におけるＩＣ
メモリ１３を例えば主記憶装置に置換えるならば、中央
処理装置から主記憶装置へ至るインターフェース部分弐
ＦＬＴ方式による診断も可能となることは明らかてある
。本発明には以上説明したように、信号線に対しノて並
列に診断用のフリップ・フロップを設けることにより、
フリップ・フロップの設置により装置の性能低下を招く
ため従来ＦＬＴ方式による診断が不可能とされてきた部
分を、装置の性能を低下させることなくＦＬＴ珍断の実
行を可能とするこ門とができる、という効果がある。
第１図は本発明の一実施例を部分的にフロック図で示し
たシステム構成図である。 第１図において１１・・・・・・中央処理装置、１２・
・・）・・・フリップ●フロップ群、１３・・・・・・
ＩＣメモリ、１４・・・・・・論理回路、１５・・・・
・・診断用フリップ・フロップ。
たシステム構成図である。 第１図において１１・・・・・・中央処理装置、１２・
・・）・・・フリップ●フロップ群、１３・・・・・・
ＩＣメモリ、１４・・・・・・論理回路、１５・・・・
・・診断用フリップ・フロップ。
Claims (1)
- １ 診断時のみ診断データを順次伝搬するスキャンイン
用パスと、診断時のみこのスキャンイン用パスを介して
診断データを順次格納し並列に出力する第１の診断デー
タ格納手段と、データが並列に供給され保持せずに並列
に出力する少なくとも１つの診断対象論理回路と、予め
定めた該論理回路の通常データ用パスから分岐した診断
用データパスを介して並列に供給されるデータを格納し
診断時順次出力する第２の診断データ格納手段と、診断
時のみ前記第２の格納手段から順次出力するスキャンア
ウト用パスとから構成されたことを特徴とする論理回路
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52144113A JPS6041774B2 (ja) | 1977-11-30 | 1977-11-30 | 論理回路パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52144113A JPS6041774B2 (ja) | 1977-11-30 | 1977-11-30 | 論理回路パツケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5476040A JPS5476040A (en) | 1979-06-18 |
| JPS6041774B2 true JPS6041774B2 (ja) | 1985-09-18 |
Family
ID=15354478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52144113A Expired JPS6041774B2 (ja) | 1977-11-30 | 1977-11-30 | 論理回路パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041774B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237647A (ja) * | 1985-08-08 | 1987-02-18 | ダイキン工業株式会社 | 冷凍装置 |
| JPS6291171U (ja) * | 1985-11-27 | 1987-06-11 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5880745A (ja) * | 1981-11-06 | 1983-05-14 | Hitachi Ltd | 診断方式 |
| JP2008004024A (ja) * | 2006-06-26 | 2008-01-10 | Fujitsu Ltd | レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計装置、およびレイアウト設計方法 |
-
1977
- 1977-11-30 JP JP52144113A patent/JPS6041774B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237647A (ja) * | 1985-08-08 | 1987-02-18 | ダイキン工業株式会社 | 冷凍装置 |
| JPS6291171U (ja) * | 1985-11-27 | 1987-06-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5476040A (en) | 1979-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2873233B2 (ja) | 集積回路 | |
| JP2504892B2 (ja) | 電子回路の検査方法および内蔵自己検査回路 | |
| US3916177A (en) | Remote entry diagnostic and verification procedure apparatus for a data processing unit | |
| JPH07181231A (ja) | 回路ボード試験システム及びその方法 | |
| US4183461A (en) | Fault-diagnosing method for an electronic computer | |
| US7392449B2 (en) | Method, apparatus, and computer program product for diagnosing a scan chain failure employing fuses coupled to the scan chain | |
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| JPS6226734B2 (ja) | ||
| KR100188170B1 (ko) | 회로소자 상태의 진단 장치 및 그 방법, 디지탈 프로세서 시스템 | |
| JPS6041774B2 (ja) | 論理回路パツケージ | |
| EP0428465A2 (en) | Method and apparatus for detecting oscillator stuck faults in a level sensitive scan design (LSSD) system | |
| JPS60239836A (ja) | 論理回路の故障診断方式 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JP4705886B2 (ja) | 回路基板の診断方法、回路基板およびｃｐｕユニット | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JP2536907B2 (ja) | 動作保証回路を有する診断用回路 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS6346458B2 (ja) | ||
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPS63140342A (ja) | エラ−検出回路の試験方式 | |
| JPH06208479A (ja) | 情報処理装置の診断方式 | |
| JPS62203244A (ja) | ハ−ドウエア診断方式 | |
| JPS59225460A (ja) | マイクロプロセツサ |