JPS6041884B2 - 差動増幅回路 - Google Patents

Description

【発明の詳細な説明】 本発明はトランジスタ回路で構成された差動増幅回路に
関し、特にオフセット電流及びオフセット電圧の小さな
モノリシック集積回路で構成された差動増幅回路に関す
る。

差動増幅回路を、例えばモノリシック集積回路で構成す
るとき、差動増幅回路に含まれる差動増幅器は、これに
継続接続される回路及びコレクタ負荷となるカレントミ
ラー回路から流れ込む電流によつてその平衡は大きな影
響を受け、これによる不平衡は入力オフセット電流及び
入力オフセット電圧となつて現われる。

従来のモノリシック集積回路で構成された差動増幅回路
は第１図に示すように構成されている。

以下第１図に従つて従来技術を説明する。図示の差動増
幅回路にはトランジスタ１及び２で構成されるカレント
ミラー回路及びトランジスタ３及び４で構成される差動
増幅器が含まれる。この場合、トランジスタ３において
、ベースは入力端子６へ接続されて１の入力が与えられ
、コレクタはトランジスタ１のコレクタ及ベースへ接続
され、そしてエミッタはトランジスタ４のエミッタと共
にトランジスタ５のコレクタへ接続されている。トラン
ジスタ１のベースは更にトランジスタ２のベースス、そ
してエミッタは電源端子７へ接続されている。一方トラ
ンジスタ４において、ベースは入力端子８へ接続されて
他の入力が与えられ、コレクタはトランジスタ２のコレ
クタと、差動増幅器の出力を与えるものとして、次段の
増幅回路を構成するトランジスタ９のベースへ接続され
、一方トランジスタ２のエミッタは電源端子７へ接続さ
れている。トランジスタ５のベースはトランジスタ１０
及び１１のベースと共にトランジスタ１１のコレクタへ
接続され、エミッタは接地端子１２へ接続される。トラ
ンジスタ９において、エミッタは電源端子７、コレクタ
はトランジスタ１０のコレクタと共に出力端子１３へ接
続され、差動増幅回路の出力を与える。

トランジスタ１０及び１１のエミッタはそれぞれ接地端
子１２へ接続される。

トランジスタ１１の、コレクタ及びベースは共に定電流
源１４の一方へ接続され、定電流源１４の他方は電源端
子７へ接続されている。この場合、定電流源１４は電源
端子７からトランジスタ１１へ、図中の矢印で示すよう
な電流を生ずる。このような接続構成による差動増幅回
路は通常トランジスタ３及び４の素子としての構成、即
ち形状を同一にして、それぞれのコレクタバイアス電流
がほぼ等しくなるように製造する。

即ち、素子としての形状を同一にして、入力オフセット
電圧及び入力オフセット電流を可能な限り小さくしてい
る。しかし、差動増幅器においてトランジスタ３及び４
のコレクタ抵抗に相当するトランジスタ１及び２の各ベ
ース電流はトランジスタ１のコレクタ電流と共にトラン
ジスタ３のコレクタへ流れ込み、またトランジスタ４の
コレクタに接続されるトランジスタ９のベース電流はト
ランジスタ２のコレクタ電流と共にトランジスタ４のコ
レクタへ流れ込む。従つてトランジスタ１，２及び９の
特性を全て同一にすれば、トランジスタ３のコレクタ電
流はトランジスタ４のコレクタ電流よりもトランジスタ
１等における１個分相当のベース電流が多くなり、この
電流による差異が差動増幅器の入力オフセット電圧及び
入力オフセット電流を発生させる原因となる。即ち、こ
のような構成による差動増幅回路は本質的に電流を平衡
させることが困難であり、入力オフセット電圧及び入力
オフセット電流を小小さくすることができない欠点があ
つた。本発明は以上の点に鑑み、このような問題を解゛
決すると共にかかる欠点を除去すべくなされたもので、
その目的は差動増幅回路を構成する２個のトランジスタ
のコレクタ電位を同一にすると同時にコレクタ電流を同
一にすることができ、また、入力オフセット電圧および
入力オフセット電流を容易に小さくすることができ、温
度の変動があつても平衡を維持することを容易とするこ
とができ、かつ各トランジスタのコレクタに流れ込む電
流が容易に平衡され得る差動増幅回路を堤供することに
ある。

このような目的を達成するため、本発明は、一組の差動
対トランジスタのそれぞれのコレクタにほぼ等しいコレ
クタバイアス電流を供給するトランジスタで構成された
カレントミラー回路と同一のベース・エミッタ間接合構
造を有しかつその力レントミラー回路のトランジスタと
同一導電型であると共に上記差動対トランジスタとは逆
導電型で各ベース、エミッタ、コレクタの各電極を相互
に並列接続しそのベースを上記カレントミラー回路にお
けるダイオード機能をもたせるトランジスタではない側
のトランジスタのコレクタに接続した次段増幅回路の第
１および第２のトランジスタと、この第１および第２の
トランジスタのコレクタに接続されてコレクタバイアス
電流を決める定電流源用の第３のトランジスタと、差動
増幅器のバイアス電流を決める定電流源として動作しか
つ上記第３のトランジスタと同じベースバイアスが印加
されるカレントミラー回路である第４のトランジスタと
を備え、上記第３および第４のトランジスタのベース・
エミッタ間接合面積比を選定して上記一組の差動対トラ
ンジスタのコレクタ電位を同一にすると共にコレクタ電
流を同一になし得るようにしたものであり、また、一組
の差動対トランジスタのそれぞれのコレクタにはほぼ等
しいコレクタバイアス電流を供給する第１のマルチコレ
クタトランジスタで構成されたカレントミラー回路と同
一のベース・エミッタ間接合構造を有しかつ上記カレン
トミラー回路の第１のマルチコレクタトランジスタと同
一導電型であると共に上記差動対トランジスタとは逆導
電型でそのベースを−上記カレントミラー回路における
第１のマルチコレクタトランジスタのダイオード機能を
もたせるコレクタではない側のコレクタに接続した次段
増幅回路の第２のマルチコレクタトランジスタと、この
第２のマルチコレクタトランジスタのコレク．夕に接続
されてコレクタバイアス電流を決める定電流源用の第１
のトランジスタと、差動増幅器のバイアス電流を決める
定電流源として動作しかつ上記第１のトランジスタと同
じベースバイアスが印加されるカレントミラー回路であ
る第２のトランジスタとを備え、上記第１および第２の
トランジスタのベースエミッタの接合面積比を選定して
上記一組の差動対トランジスタのコレクタ電位を同一に
つると共にコレクタ電流を同一になし得るようにしたも
のである。以下、図面に基つき本発明の実施例を詳細に
説明する。

第２図は本発明による差動増幅回路の一実施例を示す接
続図である。なお、この第２図において第１図と同一符
号のものは相当部分を示す。まず第２図において、第１
図と回路上の主要な相異点はトランジスタ９ａ及び９ｂ
が設けられたことにある。即ちトランジスタ９ａ及び９
ｂにおいて、一方のコレクタ、ベース及びエミッタはそ
れぞれ他方のコレクタ、ベース及びエミッタへ並列接続
されている。従つてトランジスタ９ａ及び９ｂのエミッ
タは電源端子７、ベースはトランジスタ４のコレクタ、
そしてコレクタはトランジスタ１０のコレクタと出力端
子１３へそれぞれ接続される。ここにおいて、トランジ
スタ１，２，９ａ及び９ｂの構成、即ち形状を全て同一
にして、特性、例えばコレクタ電流を全て同一となるよ
うにしてある。

従つて、トランジスタ１，２，９ａ及び９ｂにおいて、
直流増幅率をＨＦＥ（ＰＮＰ）、ベース電流をＩＢ（Ｐ
ＮＰ）、コレクタ電流をＩＯ，ＰＮｐ）とそれぞれ表わ
す。まず、トランジスタ３のコレクタ電流１ＣＱ３は次
の式で示される。

また、トランジスタ４のコレクタ電流し。

４は次の式で示される。

１式及び第２式から、 第３式から明なかなように、トランジスタ３及び４のコ
レクタ電流は互に等しい。

即ち、トランジスタ３及び４で構成される差動増幅器は
電流を平衡させることが可能であり、これによつて入力
オフセット電圧及び入力オフセット電流をほぼ零にする
ことができる。次にこの場合のトランジスタ５のコレク
タ電流１０。

５は次の式で示される。

第１式〜第３式との関係から第４式は次のようになる。

更にトランジスタ１０のコレクタ電流し，１０は次のよ
うになる。前述のように入力オフセット電圧及び入力オ
フセット電流を最小とするために必要な条件は、少なく
ともトランジスタ１，２，９ａ及び９ｂのコレクタ電流
を互に等しくすることである。

このことからトランジスタ５及び１０の構成において、
ベース及びエミッタ間の接合面積比は第５式及び第６式
で示す関係を少なくとも満足するものでなければならな
い。ここでベース及びエミッタ間の接合面積比をＳで表
わすと、トランジスタ５及び１０においては次の関係が
成立する。

第５式及び第６式から第７式は次のようになる。

第８式は直流増幅率ＨＦＥ３ＰＮＰ）＝Ｌ？ＵＯ関係
ＩＢ（ＰＮＰ）から次のよう
になる。

第９式から接合面積比Ｓを求めると、次のようになる。

従つて、入力オフセット電圧及び入力オフセット電流を
最小とするためには、トランジスタ１，２，９ａ及び９
ｂの形状が同一であればよく、更にトランジスタ５及び
６の構成、即ち接合面積比Ｓは第（１０）式で示す条件
を満足するものであればよい。第３図は本発明による差
動増幅回路の他の実施例を示す。

第３図におけるトランジスタ１ａは第２図に示すトラン
ジスタ１及び２に対応するものであり、ベース及びエミ
ッタは共通とされて、コレクタのみ別個に設けられたマ
ルチコレクタトランジスタで構成されている。同様に、
トランジスタ９ｂは第２図に示すトランジスタ９ａ及び
９ｂに対応するマルチコレクタトランジスタである。こ
の場合も第１式から第１試まての関係を満足するもので
なければならない。第４図は本発明に用いられるトラン
ジスタの構成を説明するための概要パターン図である。

第４図ａはトランジスタ１ａ及び９ａを示すものであり
、コレクタ１ｂ及び１ｄ１エミッタ１Ｃ１そしてベース
１ｅのパターンを示す。第４図ｂはトランジスタ５を示
すものであり、コレクタ５ａ１ベース５ｂ１そしてエミ
ッタ５ｃのパターンを示す。第４図Ｃはトランジスタ１
０のパターンを示すものであり、コレクタ１０ａ１ベー
ス１０ｂ１そしてエミッタ１０ｃのパターンを示す。こ
の場合、エミッタ５ｃ及び１０ｃの横方向の長さ′を一
定にし、縦方向の長さｈを変えれば、容易にベース及び
エミッタ間の接合面積を任意に設定することができる。
以上述べたことから明らかなように、本発明の・差動増
幅回路によれば、差動増幅器を構成するトランジスタに
流れ込むコレクタバイアス電流が平衡されるようにカレ
ントミラー回路のトランジスタ及び差動増幅回路に接続
される次段の増幅回路のトランジスタを同一形状とした
ことによつて、・入力オフセット電圧および入力オフセ
ット電流を容易に小さくすることができ、温度の変動が
あつても平衡を維持することが容易とすることができる
等の効果を有する。

【図面の簡単な説明】 ノ 第１図は従来の差動増幅回路を示す接続図、第２図
は本発明による差動増幅回路の一実施例を示す接続図、
第３図は本発明による差動増幅器の他の実施例を示す接
続図、第４図は本発明の差動増幅回路に用いられるトラ
ンジスタの形状を示すパｊターン図である。 １，２，３，４，５，９，１０，１１・・・・・・トラ
ンジスタ、６，８・・・・・・入力端子、１３・・・・
・・出力端子、１４・・・・・・定電流源。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも一組の差動対トランジスタによる差動増
   幅器を含み該一組の差動対トランジスタのそれぞれのコ
   レクタにはほぼ等しいコレクタバイアス電流を供給する
   トランジスタで構成されたカレントミラー回路が接続さ
   れてなる差動増幅回路において、前記カレントミラー回
   路と同一のベース・エミッタ間接合構造を有しかつ該カ
   レントミラー回路のトランジスタと同一導電型であると
   共に前記差動対トランジスタとは逆導電型で各ベース、
   エミッタ、コレクタの各電極を相互に並列接続しそのベ
   ースを前記カレントミラー回路におけるダイオード機能
   をもたせるトランジスタではない側のトランジスタのコ
   レクタに接続した次段増幅回路の第１および第２のトラ
   ンジスタと、この第１および第２のトランジスタのコレ
   クタに接続されてコレクタバイアス電流を決める定電流
   源用の第３のトランジスタと、前記差動増幅器のバイア
   ス電流を決める定電流源として動作しかつ前記第３のト
   ランジスタと同じベースバイアスが印加されるカレント
   ミラー回路である第４のトランジスタとを備え、前記第
   ３および第４のトランジスタのベースエミッタ間接合面
   積比を選定して前記一組の差動対トランジスタのコレク
   タ電位を同一にしたことを特徴とする差動増幅回路。 ２ 少なくとも一組の差動トランジスタによる差動増幅
   器を含み該一組の差動対トランジスタのそれぞれのコレ
   クタにはほぼ等しいコレクタバイアス電流を供給する第
   １のマルチコレクタトランジスタで構成されたカレント
   ミラー回路が接続されてなる差動増幅回路において、前
   記カレントミラー回路と同一のベース・エミッタ間接合
   構造を有しかつ前記カレントミラー回路の第１のマルチ
   コレクタトランジスタと同一導電型であると共に前記差
   動対トランジスタとは逆導電型でそのベースを前記カレ
   ントミラー回路における第１のマルチコレクタトランジ
   スタのダイオード機能をもたせるコレクタではない側の
   コレクタに接続した次段増幅回路の第２のマルチコレク
   タトランジスタと、この第２のマルチコレクタトランジ
   スタのコレクタに接続されてコレクタバイアス電流を決
   める定電流源用の第１のトランジスタと、前記差動増幅
   器のバイアス電流を決める定電流源として動作しかつ前
   記第１のトランジスタと同じベースバイアスが印加され
   るカレントミラー回路である第２のトランジスタとを備
   え、前記第１および第２のトランジスタのベースエミッ
   タ間の接合面積比を選定して前記一組の差動対トランジ
   スタのコレクタ電位を同一すると共にコレクタ電流を同
   一になし得るようにしたことを特徴とする差動増幅回路
   。