JPS6042380Y2 - デジタル表示式力率計 - Google Patents

Description

【考案の詳細な説明】 この考案は、デジタル表示式率計に関するものである。

被測電路の力率測定において、その測定値をデジタル表
示すると、電力測定回路や演算器等の精度およびＡ／Ｄ
変換器の直線性や直流オフセット等の影響により、表示
が１以上（例えば王０２もしくはパーセント表示では１
０２％というように）を示すことがある。

しかしながら、このような値は理論的にあり得す、測定
者に対して計器の信頼性に不安を持たせることになる。

したがって、この考案の目的は、デジタル表示器に接続
されているＡ／Ｄ変換器から１を超えるようなデジタル
信号が出力される際には、最大桁より下位の桁の表示を
すべて零にするようにしたデジタル表示式力率計を提供
することにある。

以下、この考案の実施例を添付図面を参照しながら詳細
に説明する。

この力率測定計は、被測電路の有効電力Ｐと無効電力Ｑ
とをそれぞれ測定する有効電力測定回路１と無効電力測
定回路２と、有効電力Ｐと無効電力Ｑとから、、／Ｐ”
＋Ｑ２なる平行板を演算するベクトル演算回路３と、有
効電力Ｐと平行板−／／Ｐ２＋σとからｐ／ｊＰ２＋Ｑ
”なる割算を実行する割算器４と、この割算器４から出
力されるアナログ信号に変換するＡ／Ｄ変換器５と、デ
コーダ下うイバ回路６を介してＡ／Ｄ変換器５に接続さ
れた複数の表示桁、この実施例では最大表示値が１９９
９である３ １／２桁表示のデジタル表示器７とを備え
ている。

この場合、第２図に示されているように、デコーダドラ
イバ回路６は、その各デコーダドライバ６ａ〜６ｄとＡ
／Ｄ変換器５の出力側との間に接続された零表示回路８
を備えている。

ここで、Ａ／Ｄ変換器５からは通常のＢＣＤコードに変
換されたデジタル表示信号が出力され、また、デジタル
表示器の最大表示桁７ａに対応するＩＣ！桁の出力端子
は１つであるが、それ以外の表示桁７ｂ〜７ｄに対応す
る１σ、１α、ＩＣｆ）の各桁はそれぞれ４つの出力端
子を備えているものとして説明する。

前記零表示回路８は、ＩＣＰ桁の出力端子に接続された
インバータ９を有し、このインバータ９の反転出力によ
って各表示桁７ｂ〜７ｄの表示が零になるように構成さ
れている。

すなわち、各デコーダドライバ６ｂ〜６ｄとそれらに対
応する１０２桁、１α桁、ＩＣＰ桁の各出力端子との間
には、それぞれ４つのゲート回路、この実施例では２人
力形のアンド回路１０が接続されている。

そして、これらの各アンド回路１０の一方の入力端子は
すべて前記したインバータ９の出力端子に接続されてい
る。

なお、デジタル表示器７にて被測電路の力率を表示する
場合、最大表示桁７ａとその下位表示桁７ｂとの間に小
数点が表示されるようになっている。

上記した構成において、Ａ／Ｄ変換器５の各出力端子に
は、割算器４からのアナグロ信号をＢＣＤコードに変換
したデジタル信号が現われるのであるが、１０３桁の出
力ビットが「０」である場合にはインバータ３の出力は
ｒｌＪとなるため、１０２桁、１ｏｉ桁および桁の各デ
ジタルコード出力は各アンド回路１０を介してデコーダ
ドライバ６ｂ〜６ｄの各々に入力される。

これにより、デジタル表示器７には例えばｒｏ、’ｌ’
１５Ｊというような力率値が表示されることになる。

一方、１００桁の出力ビットが「１」すなオ）ち最大表
示桁７ａの表示数値がｒｌＪになると、インバータ９の
出力は「１」からｒＯＪに反転する。

これにより、各アンド回路１０の出力はすべて「０」と
なり、１（Ｐ桁、１０１桁および１０：１桁に現われる
デジタルコードに関係なく各アンド回路１０の出力は１
０゜となり、各表示桁７ｂ〜７ｄの表示値はすべてｒ（
）Ｊになる。

したがって、このデジタル表示器７においてはｒｌ、ｏ
００Ｊ以上の数値が表示されることはない。

なお、上記実施例ではアンド回路を用いたが、この考案
はこれに限定されるものではなく、場合によってはゲー
ト回路を用いることなくインバータの出力を各デコーダ
ドライバのブランキング端子に入力し、下位表示桁を消
去させることもできる。

また、力率をパーセント表示する場合にも適用すること
ができることは勿論である。

上記した実施例の説明から明らかなように、この考案に
よれば、デジタル表示式力率計において、測定回路や割
算器の精度もしくは直流オフセットの影響により力率表
示が「１」を超えて表示されてしまうことを未然に防止
することができ、測定者に対して無用の不安を与えるこ
とがなく計器の信頼性を高めることができる。

【図面の簡単な説明】

第１図はこの考案によるデジタル表示式力率計のブロッ
ク線図、第２図は第１図におけるデコーダドライバ回路
を示したブロック線図である。 図中、１は有効電力測定回路、２は無効電力測定回路、
３はベクトル演算器、４は割算器、５はＡ／Ｄ変換器、
６はデコーダドライバ回路、７は表示器、８は零表示回
路、９はインバータ、１０はアンド回路である。

Claims (1)

1. 【実用新案登録請求の範囲】 被測電路の有効電力および無効電力をそれぞれ測定する
   有効電力測定回路と、無効電力測定回路と、前記有効電
   力測定回路および無効電力測定回路の各出力から皮相電
   力を算出するとベクトル演算器と、前記有効電力測定回
   路の出力を前記ベクトル演算器の出力で割算する割算器
   と、該割算器のアナログ出力をデジタル信号に変換する
   Ａ／Ｄ変換器と、該Ａ／Ｄ変換器に接続された複数の表
   示桁を有するデジタル表示器とを備えているデジタル表
   示式力率計において、 前記Ａ／Ｄ変換器から前記デジタル表示器の最大表示桁
   に供給される表示値「０」もしくはｒｌＪの最大表示桁
   表示信号により出力を反転するインバータを含む零表示
   回路を有し、該零表示回路は前記最大表示桁へ表示値「
   １」の最大表示桁表示信号が供給される際、前記インバ
   ータの反転出力により下位表示桁の表示をすべて零にす
   ることを特徴とするデジタル表示式力率計。