JPS6042500B2 - マルチデ−タ処理システム - Google Patents
マルチデ−タ処理システムInfo
- Publication number
- JPS6042500B2 JPS6042500B2 JP54172171A JP17217179A JPS6042500B2 JP S6042500 B2 JPS6042500 B2 JP S6042500B2 JP 54172171 A JP54172171 A JP 54172171A JP 17217179 A JP17217179 A JP 17217179A JP S6042500 B2 JPS6042500 B2 JP S6042500B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- central processing
- data processing
- processing unit
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は障害発生のため、システムが停止したときそ
の時まて稼動していた中央処理装置の機雷とタスクとを
早急に知るこのできるシステムに関する。
の時まて稼動していた中央処理装置の機雷とタスクとを
早急に知るこのできるシステムに関する。
従来複数接続された中央処理装置が稼動中に何等かの
原因でシステム停止となつたとき、何番の中央処理装置
が何れのタスクを処理した時又は後に停止したのである
かについては記録が残つてないため故障原因等を判断す
ることが極めて困難であつた。
原因でシステム停止となつたとき、何番の中央処理装置
が何れのタスクを処理した時又は後に停止したのである
かについては記録が残つてないため故障原因等を判断す
ることが極めて困難であつた。
そのため障害発生のなかつたと認められる中央処理装置
を選び最初から順次デバッグして様子を見たり、他のプ
ログラム処理をやつて見る等オペレータの試行に任せる
ので、障害発生の中央処理装置の受持つたタスクを早期
に発見し、その原因を調べ処理再開に至るまでに長時間
を要する欠点があつた。 本発明の目的は前述の欠点を
改善し、システム停止時においてその直前までに処理さ
れたタスクと、中央処理装置の機雷とを対応付けて早急
に知ることのできるマルチデータ処理システムを提供す
ることにある。 以下図面に示す本発明の実施例につい
て説明する。
を選び最初から順次デバッグして様子を見たり、他のプ
ログラム処理をやつて見る等オペレータの試行に任せる
ので、障害発生の中央処理装置の受持つたタスクを早期
に発見し、その原因を調べ処理再開に至るまでに長時間
を要する欠点があつた。 本発明の目的は前述の欠点を
改善し、システム停止時においてその直前までに処理さ
れたタスクと、中央処理装置の機雷とを対応付けて早急
に知ることのできるマルチデータ処理システムを提供す
ることにある。 以下図面に示す本発明の実施例につい
て説明する。
第１図はマルチデータ処理システムの概略図、第２図は
タスク制御用ブロックの詳細図を示す。第１図において
中央処理装置ＣＰＵ−ＡとＣＰＵ−Ｂとは所謂マルチ接
続されている。各タイマＴＭ−Ａ）ＴＭ−Ｂが各中央処
理装置に設けられて或タスクを或走行レベルにおいて処
理するとき、当該タスクを処理する当初に持時間がセッ
トされ稼動中は減算しながら表示される。主記憶装置Ｍ
Ｍは各中央処理装置ＣＰＵに対しバス制御回路ＢＳＣを
介して接続されている。チャネルＣＨも同様てある。Ｒ
Ｇ−Ａ）ＲＧ−Ｂはレジスタて中央処理装置がタスクを
処理するときその走行レベルを表示していて、割込に対
する処理のため比較的ＣＭＰＩ、ＣＭＰ２を有する。今
中央処理装置ＣＰＵ−Ａが所定のタスクＴＳ−Ａを処理
開始する直前に主記憶装置ＭＭ内に第２図に示すような
タスク対応のタスク制御用ブロックＴＣＢを設け、所定
の事項を格納する。即ち処理する中央処理装置の機雷Ｃ
ＰＵ−Ａ）タスク名称ＴＳ−Ａ）処理開始時の走行レベ
ルＩＴＬ）処理途中で走行レベルが変つたとき現在のレ
ベルを格納するＣＴＬ、タイマの表示時間を格納するタ
イムクレジットＴＣＲ等をその順序に並べ設けておく。
当初は現在のレベルを格納するＣＴＬを除いた機番ＣＰ
ＵＡｌタスク名称等所定事項が格納され処理開始がされ
る。処理途中において中央処理装置の走行レベルが前述
のＣＴＬ欄に格納されながら動作を進める。若し走行レ
ベルの高い割込みがなされたとき、現在処理中のタスク
の情報を待避させるため、タスク制御用ブロックＴＣＢ
内のタイムクレジットＴＣＲ欄に今までの走行レベルの
残り時間をタイマＴＭから読取つて格納しておく。そし
て現在の処理を再関するとき、中央処理装置はタイムク
レジットＴＣＲ欄より時間情報を読出してタイマＴＭに
セットしてから処理を再関する。当該タスクの処理が終
了したとき前記使用されたタスク制御用ブロックＴＣＢ
内の各欄の情報は消失させ、次のタスク処理に移行する
。次のタスク処理においても同様にタスク制御ブロック
が準備され前述と同様にしてＣＰＵ機番が格納される。
また処理途中において何等かの障害発生によりシステム
ダウンすると、タスク制御用ブロックＴＣＢ内に格納さ
れている情報が消失しない限り少なくとも中央処理装置
の機番とタスク名称が直ちに判明するから、該当中央処
理装置についてハードウェアの障害であるか、ソフトウ
ェアが原因であるかをチェックする等直ちに対応処置を
進めて行くことができる。
タスク制御用ブロックの詳細図を示す。第１図において
中央処理装置ＣＰＵ−ＡとＣＰＵ−Ｂとは所謂マルチ接
続されている。各タイマＴＭ−Ａ）ＴＭ−Ｂが各中央処
理装置に設けられて或タスクを或走行レベルにおいて処
理するとき、当該タスクを処理する当初に持時間がセッ
トされ稼動中は減算しながら表示される。主記憶装置Ｍ
Ｍは各中央処理装置ＣＰＵに対しバス制御回路ＢＳＣを
介して接続されている。チャネルＣＨも同様てある。Ｒ
Ｇ−Ａ）ＲＧ−Ｂはレジスタて中央処理装置がタスクを
処理するときその走行レベルを表示していて、割込に対
する処理のため比較的ＣＭＰＩ、ＣＭＰ２を有する。今
中央処理装置ＣＰＵ−Ａが所定のタスクＴＳ−Ａを処理
開始する直前に主記憶装置ＭＭ内に第２図に示すような
タスク対応のタスク制御用ブロックＴＣＢを設け、所定
の事項を格納する。即ち処理する中央処理装置の機雷Ｃ
ＰＵ−Ａ）タスク名称ＴＳ−Ａ）処理開始時の走行レベ
ルＩＴＬ）処理途中で走行レベルが変つたとき現在のレ
ベルを格納するＣＴＬ、タイマの表示時間を格納するタ
イムクレジットＴＣＲ等をその順序に並べ設けておく。
当初は現在のレベルを格納するＣＴＬを除いた機番ＣＰ
ＵＡｌタスク名称等所定事項が格納され処理開始がされ
る。処理途中において中央処理装置の走行レベルが前述
のＣＴＬ欄に格納されながら動作を進める。若し走行レ
ベルの高い割込みがなされたとき、現在処理中のタスク
の情報を待避させるため、タスク制御用ブロックＴＣＢ
内のタイムクレジットＴＣＲ欄に今までの走行レベルの
残り時間をタイマＴＭから読取つて格納しておく。そし
て現在の処理を再関するとき、中央処理装置はタイムク
レジットＴＣＲ欄より時間情報を読出してタイマＴＭに
セットしてから処理を再関する。当該タスクの処理が終
了したとき前記使用されたタスク制御用ブロックＴＣＢ
内の各欄の情報は消失させ、次のタスク処理に移行する
。次のタスク処理においても同様にタスク制御ブロック
が準備され前述と同様にしてＣＰＵ機番が格納される。
また処理途中において何等かの障害発生によりシステム
ダウンすると、タスク制御用ブロックＴＣＢ内に格納さ
れている情報が消失しない限り少なくとも中央処理装置
の機番とタスク名称が直ちに判明するから、該当中央処
理装置についてハードウェアの障害であるか、ソフトウ
ェアが原因であるかをチェックする等直ちに対応処置を
進めて行くことができる。
このようにして本発明によると、処理動作中であつた中
央処理装置とタスクとを対応させてシステム障害発生時
に直ちに見出すことができるため、対応処置を直ちに進
めることができるから、システムがダウンしている時間
が短縮され、信頼性を向上させることとなる。
央処理装置とタスクとを対応させてシステム障害発生時
に直ちに見出すことができるため、対応処置を直ちに進
めることができるから、システムがダウンしている時間
が短縮され、信頼性を向上させることとなる。
第１図はマルチデータ処理システムの概略図、第２図は
本発明において利用するタスク制御用ブロックの詳細図
を示す。 ＣＰＵ−Ａ．ＣＰＵ−Ｂ・・・・・・中央処理装置、Ｔ
Ｍ一Ａ，ＴＭ−Ｂ・・・・・・タイマ、ＭＭ・・・・・
・主記憶装置、ＣＨ・・・・・・チャネル、ＴＣＢ・・
・・・・タスク制御プロツ”ク。
本発明において利用するタスク制御用ブロックの詳細図
を示す。 ＣＰＵ−Ａ．ＣＰＵ−Ｂ・・・・・・中央処理装置、Ｔ
Ｍ一Ａ，ＴＭ−Ｂ・・・・・・タイマ、ＭＭ・・・・・
・主記憶装置、ＣＨ・・・・・・チャネル、ＴＣＢ・・
・・・・タスク制御プロツ”ク。
Claims (1)
- １ 複数の処理装置及びメモリを有し、所定のタスク発
生時に該タスクに対し処理装置が割付けられ、割付けら
れた処理装置が該タスクを実行するマルチデータ処理シ
ステムであつて、該タスク発生時に該タスクを識別する
識別情報と当該タスクを実行中の処理装置を指示する識
別情報とを対応付けたタスク制御情報をメモリ上に格納
する手段と、該タスクの実行終了後、該タスク制御情報
を消去する手段とを設け、該タスクを実行中の処理装置
を識別可能に記録することを特徴とするマルチデータ処
理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54172171A JPS6042500B2 (ja) | 1979-12-29 | 1979-12-29 | マルチデ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54172171A JPS6042500B2 (ja) | 1979-12-29 | 1979-12-29 | マルチデ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5697155A JPS5697155A (en) | 1981-08-05 |
| JPS6042500B2 true JPS6042500B2 (ja) | 1985-09-24 |
Family
ID=15936881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54172171A Expired JPS6042500B2 (ja) | 1979-12-29 | 1979-12-29 | マルチデ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042500B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01233532A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | マルチプロセッサシステムにおけるトレース制御方式 |
-
1979
- 1979-12-29 JP JP54172171A patent/JPS6042500B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5697155A (en) | 1981-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002637A (ko) | 멀티프로세서 시스템 | |
| JPS6042500B2 (ja) | マルチデ−タ処理システム | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH04352245A (ja) | シュミレ−ション方式 | |
| JPS628831B2 (ja) | ||
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| JP3037012B2 (ja) | データベース監視機構 | |
| JPS6273341A (ja) | 情報処理装置 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP2000318012A (ja) | 射出成形機の成形条件管理方法 | |
| JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
| JPS598853B2 (ja) | 外部記憶制御装置 | |
| JPH0644253B2 (ja) | 周辺制御装置 | |
| JPS6211746B2 (ja) | ||
| JPS635431A (ja) | プログラムパツチ情報の管理方式 | |
| JPS6227421B2 (ja) | ||
| JPS6220579B2 (ja) | ||
| JPH10240569A (ja) | 計算機のトレース装置 | |
| JPH04225442A (ja) | コンピュータファイルシステムの整合性検査方式 | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH05216718A (ja) | デバッグ方法 | |
| JPS63314660A (ja) | キャッシュ試験方式 | |
| JPS6314227A (ja) | 外部記憶装置 | |
| JPS63191243A (ja) | ジヤンプヒストリデ−タ収集方式 |