JPS6042821A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6042821A JPS6042821A JP58151281A JP15128183A JPS6042821A JP S6042821 A JPS6042821 A JP S6042821A JP 58151281 A JP58151281 A JP 58151281A JP 15128183 A JP15128183 A JP 15128183A JP S6042821 A JPS6042821 A JP S6042821A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- oxidation
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置の製造方法、特に高密度ＬＳＩ
などにおける微細コンタクト孔の形成方法に関するもの
でるる。
などにおける微細コンタクト孔の形成方法に関するもの
でるる。
従来例によるこの種の微細コンタクト孔の形成、方法の
主要製造工程を順次に第１図（ａ）ないしくｄ）に示す
。す表わち、この従来例方法では、まずシリコン牛導体
基板（１）上に素子間分離酸化ｊＩ（２）を形成してか
ら、多結晶シリコンによるゲート電極（３）および基板
（１）とは逆導電形の不純物拡散によって素子領域とな
るソース、ドレイン領域（４）ヲそれぞれに形成する（
ｍ１図（ａ））。ついでこれらの全表面上を蝋って約１
，０ＯＯＡ程度の厚さでシリコン酸化膜による絶縁Ｍ（
５）ｔ−形成したのち、例えばＰＳＧ（Ｐｂｏｓｐｈｏ
５ｉｌｉｃａｔｅ Ｇｌａｓｇ ）膜などによる絶縁
Ｍ（６）’ｔ、０．５〜１．０ μｍ程度の厚さにＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ ）法によって形成する（縞１図伽））。次に公知
の写真製版技術により、所望のコンタクト孔形成該当位
１１除く部分をホトレジストＪ［１（７）で覆い、この
ホトレジスト膜（７）をマスクにして前記各絶縁膜（６
） 、 （５）をそれぞれにエツチング除去するのでる
る（＃Ｉ１図（Ｃ））。
主要製造工程を順次に第１図（ａ）ないしくｄ）に示す
。す表わち、この従来例方法では、まずシリコン牛導体
基板（１）上に素子間分離酸化ｊＩ（２）を形成してか
ら、多結晶シリコンによるゲート電極（３）および基板
（１）とは逆導電形の不純物拡散によって素子領域とな
るソース、ドレイン領域（４）ヲそれぞれに形成する（
ｍ１図（ａ））。ついでこれらの全表面上を蝋って約１
，０ＯＯＡ程度の厚さでシリコン酸化膜による絶縁Ｍ（
５）ｔ−形成したのち、例えばＰＳＧ（Ｐｂｏｓｐｈｏ
５ｉｌｉｃａｔｅ Ｇｌａｓｇ ）膜などによる絶縁
Ｍ（６）’ｔ、０．５〜１．０ μｍ程度の厚さにＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ ）法によって形成する（縞１図伽））。次に公知
の写真製版技術により、所望のコンタクト孔形成該当位
１１除く部分をホトレジストＪ［１（７）で覆い、この
ホトレジスト膜（７）をマスクにして前記各絶縁膜（６
） 、 （５）をそれぞれにエツチング除去するのでる
る（＃Ｉ１図（Ｃ））。
こ＼でこの従来例方法の場合、２〜３μｍ以下の微細な
コンタクト孔を形成しようとするときには、フッ酸系湿
式エツチングるるいけＣＦＪ系等劣等方性プラズマエツ
チングの化学反応を利用する方法に代って、異方性エツ
チングと呼ばれる物理的エツチング方法が利用されるが
、この異方性エツチングで祉エツチング後の断面形状が
急峻になって、ｍ１図（ｄ）にみられるように、次工程
で形成されるＡｔなどによる内部配線（８）が、コンタ
クト孔の側面部において薄くなったり、断ｌ１ｌｉ！を
生じたシして、歩留シ、信頼性上の問題となっておシ、
またこの物理的エツチング方法ではイオンなどによるシ
リ・コン手導体基板（１）上へのアタックによって、Ａ
ｌ配線（８）と同牛尋体基板（りとの界面（９）にダメ
ージが残った９、ｂるいは基板が掘シ込まれたシして、
良好なオーミックコンタクトの形成が妨げられるなどの
欠点を有していて好ましくないものでめった。
コンタクト孔を形成しようとするときには、フッ酸系湿
式エツチングるるいけＣＦＪ系等劣等方性プラズマエツ
チングの化学反応を利用する方法に代って、異方性エツ
チングと呼ばれる物理的エツチング方法が利用されるが
、この異方性エツチングで祉エツチング後の断面形状が
急峻になって、ｍ１図（ｄ）にみられるように、次工程
で形成されるＡｔなどによる内部配線（８）が、コンタ
クト孔の側面部において薄くなったり、断ｌ１ｌｉ！を
生じたシして、歩留シ、信頼性上の問題となっておシ、
またこの物理的エツチング方法ではイオンなどによるシ
リ・コン手導体基板（１）上へのアタックによって、Ａ
ｌ配線（８）と同牛尋体基板（りとの界面（９）にダメ
ージが残った９、ｂるいは基板が掘シ込まれたシして、
良好なオーミックコンタクトの形成が妨げられるなどの
欠点を有していて好ましくないものでめった。
この発明は従来方法のこのような欠点に鑑み、コンタク
ト孔形成部分に対応して、選択的に耐酸化性絶縁膜を形
成させ、この耐酸化性絶縁属をマスクにして第１の絶縁
膜、さらにこれらの上に第２の絶縁膜をそれぞれに形成
させ、かっこの第２の絶縁膜の耐酸化性絶縁膜対応部分
を、よシ大き目に等方性エツチングによシエッチング除
去するようにして所望の微細なコンタクト孔を得るもの
でるる。
ト孔形成部分に対応して、選択的に耐酸化性絶縁膜を形
成させ、この耐酸化性絶縁属をマスクにして第１の絶縁
膜、さらにこれらの上に第２の絶縁膜をそれぞれに形成
させ、かっこの第２の絶縁膜の耐酸化性絶縁膜対応部分
を、よシ大き目に等方性エツチングによシエッチング除
去するようにして所望の微細なコンタクト孔を得るもの
でるる。
以下、この発明の一実施例方法につき、第２図（ａ）な
いしくｄ）を参照１て詳細に説すする。
いしくｄ）を参照１て詳細に説すする。
この第２図（ａ）ないしくｄ）実施例方法において前記
第１図（ａ）ないしくｄ）従来例方法と同一符号は同一
または相当部分を示しており、この実施例方法ではまず
前記従来例方法と同様にゲート電極（３）およびソース
、ドレイン領域（４）を形成したのち、これらの各領域
と内部配線との電気的接続を得るためのコンタクト孔開
口部分に対応して、選択的にシリコン会化膜からなる耐
酸化性絶縁ｊｌ（１１）ｆｔそれぞれに公知の方法によ
って形成する（第２図（ａ））。
第１図（ａ）ないしくｄ）従来例方法と同一符号は同一
または相当部分を示しており、この実施例方法ではまず
前記従来例方法と同様にゲート電極（３）およびソース
、ドレイン領域（４）を形成したのち、これらの各領域
と内部配線との電気的接続を得るためのコンタクト孔開
口部分に対応して、選択的にシリコン会化膜からなる耐
酸化性絶縁ｊｌ（１１）ｆｔそれぞれに公知の方法によ
って形成する（第２図（ａ））。
ついでこれらの全表面を覆って、熱酸化によシ０．１〜
０．２μｍ程度の厚さのシリコン酸化膜からなる第１の
絶縁Ｊｌ！ （５） ＊形成したのち、これらの全表面
に０．５〜１．０μｍ程度の浮きのＣＶＤ膜を成長させ
て第２の絶縁膜（６）とする（第２図（ｂ））。続いて
公知の写真製版技術によシ、前記コンタクト孔開口該当
位置を除く部分を、同開口、っｔシ前記耐酸化性絶縁ｊ
ＩＩ （１１）の大きさよシも幾分大きくなるようにし
てホトレジスト膜（７）で覆ったのち、このホトレジス
ト膜（ηをマスクにしてフッ酸系湿式エツチング法るる
いはＣＦＪ系等方性プラズマエツチング法によル、前記
第２の絶ＩｉＩＭ （６） ｔ−エツチング除去する（
第２図（Ｃ））。こ＼でこのエツチングに際して、これ
らの化学反応を利用したエツチング方法の場合には、前
記第１の絶縁膜（５）と第２の絶縁Ｍｉ （ａ）とでｉ
お＼よそ４〜５倍程度までのエツチング速度の相違かめ
るために、耐酸化性絶縁ｍ （１１）の表面が富山した
時点をエツチング終了時点としても、この耐酸化性絶縁
膜（１１）がエツチングされずに残ることにな右。そし
てその後にマスクとしてのホトレジスト膜（７）の除去
と、これに続くところのリン酸ろるいＦｉｃＦａ系プラ
゛ズマ中での化学反応による耐酸化性絶縁Ｊ［（ｉｔ）
ｏエツチング除去によ少、所望の鎗細なコンタクト孔（
１２）を開口形成でき、この部分に所期のＡｔなどにょ
る内部配線（８）を形成し得るのでるる（第２図（ｄ）
）。
０．２μｍ程度の厚さのシリコン酸化膜からなる第１の
絶縁Ｊｌ！ （５） ＊形成したのち、これらの全表面
に０．５〜１．０μｍ程度の浮きのＣＶＤ膜を成長させ
て第２の絶縁膜（６）とする（第２図（ｂ））。続いて
公知の写真製版技術によシ、前記コンタクト孔開口該当
位置を除く部分を、同開口、っｔシ前記耐酸化性絶縁ｊ
ＩＩ （１１）の大きさよシも幾分大きくなるようにし
てホトレジスト膜（７）で覆ったのち、このホトレジス
ト膜（ηをマスクにしてフッ酸系湿式エツチング法るる
いはＣＦＪ系等方性プラズマエツチング法によル、前記
第２の絶ＩｉＩＭ （６） ｔ−エツチング除去する（
第２図（Ｃ））。こ＼でこのエツチングに際して、これ
らの化学反応を利用したエツチング方法の場合には、前
記第１の絶縁膜（５）と第２の絶縁Ｍｉ （ａ）とでｉ
お＼よそ４〜５倍程度までのエツチング速度の相違かめ
るために、耐酸化性絶縁ｍ （１１）の表面が富山した
時点をエツチング終了時点としても、この耐酸化性絶縁
膜（１１）がエツチングされずに残ることにな右。そし
てその後にマスクとしてのホトレジスト膜（７）の除去
と、これに続くところのリン酸ろるいＦｉｃＦａ系プラ
゛ズマ中での化学反応による耐酸化性絶縁Ｊ［（ｉｔ）
ｏエツチング除去によ少、所望の鎗細なコンタクト孔（
１２）を開口形成でき、この部分に所期のＡｔなどにょ
る内部配線（８）を形成し得るのでるる（第２図（ｄ）
）。
こ＼でとの実施例方法の場合には、コンタクト孔開口部
の大きさを規制している耐酸化性絶縁膜の大きさよりも
太き目にしたホトレジスト膜をマスクにして、等方性エ
ツチング法によシ第２の絶縁膜を選択的にエツチング除
去するために、この嬉２の絶Ｑ膜が急峻でないスムース
な断面形状を呈し、かつこれが第１の絶縁膜の外側にろ
るために、トータル段差としても急峻さが緩和されるこ
とになり、その結果としてコンタクト部における内部配
線の段差カバーが良好になり、しかも等方性エツチング
であるために、異方性エツチングの場合のようなイオン
によるアタック金受けるようなこともなくて、良好なオ
ーミック接触を得ることが可能になって、信頼性を格段
に向上できるのでめる。
の大きさを規制している耐酸化性絶縁膜の大きさよりも
太き目にしたホトレジスト膜をマスクにして、等方性エ
ツチング法によシ第２の絶縁膜を選択的にエツチング除
去するために、この嬉２の絶Ｑ膜が急峻でないスムース
な断面形状を呈し、かつこれが第１の絶縁膜の外側にろ
るために、トータル段差としても急峻さが緩和されるこ
とになり、その結果としてコンタクト部における内部配
線の段差カバーが良好になり、しかも等方性エツチング
であるために、異方性エツチングの場合のようなイオン
によるアタック金受けるようなこともなくて、良好なオ
ーミック接触を得ることが可能になって、信頼性を格段
に向上できるのでめる。
以上詳述したように、この発明方法によれば、コンタク
ト孔の開口該当部に選択的に耐酸化性絶縁Ｆ＃ｌ全形成
しておき、この耐酸化性絶縁膜をマスクにして熱酸化に
よル第１の絶縁膜、ついでこれらの全表面に第２の絶縁
膜をそれぞれに形成したうえで、この第２の絶縁膜を等
方性エツチング法により耐酸化性絶縁膜よ）も太き目に
エツチングしてコンタクト孔を開口させ、かつその後に
耐酸化性絶縁膜を除去するようにしたので、コンタクト
孔開口部の断面が段差のない形状となって、内部配線の
段部における断線などの問題ｔＭ消できると共に、素子
領域と内部配線との良好なオーミック接触が得られる特
長を有しており、このようなコンタクト孔の微細開口形
成とその段差のない断面形状との相互に相反する条件を
同時に満足させ得ることから、高密度、高信頼性の半導
体装誼を容易に提供できるものである。
ト孔の開口該当部に選択的に耐酸化性絶縁Ｆ＃ｌ全形成
しておき、この耐酸化性絶縁膜をマスクにして熱酸化に
よル第１の絶縁膜、ついでこれらの全表面に第２の絶縁
膜をそれぞれに形成したうえで、この第２の絶縁膜を等
方性エツチング法により耐酸化性絶縁膜よ）も太き目に
エツチングしてコンタクト孔を開口させ、かつその後に
耐酸化性絶縁膜を除去するようにしたので、コンタクト
孔開口部の断面が段差のない形状となって、内部配線の
段部における断線などの問題ｔＭ消できると共に、素子
領域と内部配線との良好なオーミック接触が得られる特
長を有しており、このようなコンタクト孔の微細開口形
成とその段差のない断面形状との相互に相反する条件を
同時に満足させ得ることから、高密度、高信頼性の半導
体装誼を容易に提供できるものである。
第１図（ａ）ないしくｄ）は従来例方法によるコンタク
ト孔開口形成の工程を順次に示すそれぞれ断面図、第２
図（ａ）ないしくｄ）はこの発明の一実施例方法による
コンタクト孔開口形成の工程を順次に示すそれぞれ断面
図でるる。 （１）・・・・シリコン半導体基板、（３）・・・・ゲ
ート電極、（４）・・・・ソース、ドレイン領域、（５
）・・・・第１の絶縁膜’、（６）・・・・第２の絶縁
膜、（７）・・・・糸トレジスト膜、（８）・・・・内
部配線、（１１）・・・・耐酸化性絶縁膜、（１２）・
・・・コンタクト孔。 代理人 大岩増雄 第１頁の続き ０発 明 者 三 宅 邦 明 伊丹市瑞原４丁目アイ
研究所内 ０発 明 者 中 島 真 之 伊丹市瑞原４丁目アイ
研究所内
ト孔開口形成の工程を順次に示すそれぞれ断面図、第２
図（ａ）ないしくｄ）はこの発明の一実施例方法による
コンタクト孔開口形成の工程を順次に示すそれぞれ断面
図でるる。 （１）・・・・シリコン半導体基板、（３）・・・・ゲ
ート電極、（４）・・・・ソース、ドレイン領域、（５
）・・・・第１の絶縁膜’、（６）・・・・第２の絶縁
膜、（７）・・・・糸トレジスト膜、（８）・・・・内
部配線、（１１）・・・・耐酸化性絶縁膜、（１２）・
・・・コンタクト孔。 代理人 大岩増雄 第１頁の続き ０発 明 者 三 宅 邦 明 伊丹市瑞原４丁目アイ
研究所内 ０発 明 者 中 島 真 之 伊丹市瑞原４丁目アイ
研究所内
Claims (1)
- 【特許請求の範囲】 、（１））ランジスタ、抵抗などの素子領域およびその
分離帯などを形成したシリコン半導体基板上に、同領域
と内部配綜との電気的接続を得るためのコンタク；・孔
を開口形成させる場合において、前記コンタクト孔形成
部分に対応して選デ的に耐酸化性絶縁膜を形成する工程
と、この耐酸化性絶＃Ｉ［全マスクにして前記基板上に
シリコン酸化層からなる第１の絶縁膜を形成する工程と
、ついでこの第１の絶縁股上の全表面に第２の絶縁膜を
形成する工程と、また写真製版技術によシこの第２の絶
縁膜の前記耐酸化性絶縁膜対応部分に、この耐酸化性絶
縁膜よシも太き目のコンタクト孔を等方性エツチング法
によ勺エツチング開口させる工程と、さらに前記耐酸化
性絶縁Ｍをエツチング除去してコンタクト孔を開口形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 （２）耐酸化性絶縁膜がシリコン窒化膜でめることを特
徴とする特許請求の範囲箱１項記載の半導体装置の製造
方法。 （３）８に２の絶縁膜がＰＳＧ（Ｐｈｏｇｐｈｏ ５ｉ
ｌｉｃａｉ：。 Ｑｌａｓｓ）膜でるることを１＋！ｆｇ１とする特許請
求の範囲第１項一または第２項記載の半導体装置の製造
方法。 （４）等方性エツチング法がフッ素系湿式エツチングわ
るいはＣＦＡ系プラズマエツチングでろることを特徴と
する特許請求の範囲第１項、第２項または第３項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151281A JPS6042821A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58151281A JPS6042821A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042821A true JPS6042821A (ja) | 1985-03-07 |
Family
ID=15515248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58151281A Pending JPS6042821A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277758B1 (en) | 1998-07-23 | 2001-08-21 | Micron Technology, Inc. | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher |
| US6479864B1 (en) | 1997-04-30 | 2002-11-12 | Micron Technology Inc. | Semiconductor structure having a plurality of gate stacks |
| US6989108B2 (en) | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
-
1983
- 1983-08-17 JP JP58151281A patent/JPS6042821A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479864B1 (en) | 1997-04-30 | 2002-11-12 | Micron Technology Inc. | Semiconductor structure having a plurality of gate stacks |
| US6551940B1 (en) | 1997-04-30 | 2003-04-22 | Micron Technology, Inc. | Undoped silicon dioxide as etch mask for patterning of doped silicon dioxide |
| US6967408B1 (en) | 1997-04-30 | 2005-11-22 | Micron Technology, Inc. | Gate stack structure |
| US6277758B1 (en) | 1998-07-23 | 2001-08-21 | Micron Technology, Inc. | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher |
| US6444586B2 (en) | 1998-07-23 | 2002-09-03 | Micron Technology, Inc. | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher |
| US6989108B2 (en) | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03245553A (ja) | 素子分離領域の形成方法 | |
| JPS6042821A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS6054450A (ja) | 半導体装置の製造方法 | |
| JPS60246675A (ja) | 半導体装置の製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| JPS60164335A (ja) | 半導体装置の製造方法 | |
| JPS6171664A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPS62130543A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS62112345A (ja) | 半導体装置の製造方法 | |
| JPS6022335A (ja) | 半導体装置の製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JPS5882573A (ja) | 半導体装置 | |
| JPH0464235A (ja) | 半導体装置及びその製造方法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 |