JPS5882573A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5882573A JPS5882573A JP56181414A JP18141481A JPS5882573A JP S5882573 A JPS5882573 A JP S5882573A JP 56181414 A JP56181414 A JP 56181414A JP 18141481 A JP18141481 A JP 18141481A JP S5882573 A JPS5882573 A JP S5882573A
- Authority
- JP
- Japan
- Prior art keywords
- regions
- film
- polycrystalline
- type
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置に係シ、特にＵ（アル電ニウム）
ｒ−トプロセスによるＭＯ８ＩＣ（懸・ｔｅｌＯｘｉｄ
＠ ８ｅｍｉｅｏｎｄｕｅｔｏｒ Ｉｎｔ＠ｇｒａｔ
＠ｄ Ｃ１ｒｓｕｉｔ）に関する・ 第１図は従来のＭｌ’−）ＭＯ８ＩＣ＋２）素子構造を
示す断ｌｉｉ図であるＩＷｉ図において、１はＰ型シリ
コン基板で、このシリコン基板Ｊの表（３）近傍には不
純物拡散によシ形成されたＰチャンネルトランジスタの
ソース（又はドレイン）となるＰ型１１ｊととのＰ”ｌ
ｌ Ｉｌｌ ｘに連続するようにイオン注入によυ形成
されたＰ″″ｓ！ ｌ ｘ ｓ同じくドレイン（又はソ
ース）となるＰ”ＷＩｌ１４とこのＰ＋Ｗ噛４に連続す
るＰ″″［１１１１８，及び不純物拡散により形成され
たＰ＋皺聯−がそれぞれ設けられている。を九、１は酸
化膜、１１はｒ−）酸化膜、ＩはＡｌｌ’−１電極、慶
はＭ配線層で６る。第２図線第１図の構造の平面図であ
−る・ ところで、従来このようなｆｉＡ’ｌ’−）のＭＯ８Ｉ
Ｃにおいては次のような欠点があったーすなわち、■Ｐ
−）及び配線が融点の低いＭで形成されているため、Ｍ
配線９の形成後にイオン注入によ）形成するＰ″″ｍ＊
ｓ、ｉを高温で活性化できない（活性化率１０ｓ）・こ
のため、Ｐ−型＠３．５の抵抗が高く（濃度〜１０ 国
）、限界動作周波数がおさえられていた。
ｒ−トプロセスによるＭＯ８ＩＣ（懸・ｔｅｌＯｘｉｄ
＠ ８ｅｍｉｅｏｎｄｕｅｔｏｒ Ｉｎｔ＠ｇｒａｔ
＠ｄ Ｃ１ｒｓｕｉｔ）に関する・ 第１図は従来のＭｌ’−）ＭＯ８ＩＣ＋２）素子構造を
示す断ｌｉｉ図であるＩＷｉ図において、１はＰ型シリ
コン基板で、このシリコン基板Ｊの表（３）近傍には不
純物拡散によシ形成されたＰチャンネルトランジスタの
ソース（又はドレイン）となるＰ型１１ｊととのＰ”ｌ
ｌ Ｉｌｌ ｘに連続するようにイオン注入によυ形成
されたＰ″″ｓ！ ｌ ｘ ｓ同じくドレイン（又はソ
ース）となるＰ”ＷＩｌ１４とこのＰ＋Ｗ噛４に連続す
るＰ″″［１１１１８，及び不純物拡散により形成され
たＰ＋皺聯−がそれぞれ設けられている。を九、１は酸
化膜、１１はｒ−）酸化膜、ＩはＡｌｌ’−１電極、慶
はＭ配線層で６る。第２図線第１図の構造の平面図であ
−る・ ところで、従来このようなｆｉＡ’ｌ’−）のＭＯ８Ｉ
Ｃにおいては次のような欠点があったーすなわち、■Ｐ
−）及び配線が融点の低いＭで形成されているため、Ｍ
配線９の形成後にイオン注入によ）形成するＰ″″ｍ＊
ｓ、ｉを高温で活性化できない（活性化率１０ｓ）・こ
のため、Ｐ−型＠３．５の抵抗が高く（濃度〜１０ 国
）、限界動作周波数がおさえられていた。
■ 拡ｉ［１（Ｐ”ｍ＠ ｅ ） トＭ配置１１１ｆｌ
＃とノコンタクトをとるためのコンタクトホール１０
の暢ＣとＰ＋型型層６暢 合せのズレＣ′を考慮して、Ｃ・＞Ｃ＋Ｃ’の関係がな
ければならず、チ，！サイズ増大の原因となってい九〇 ■ Ｍ配線−９を厚い酸化ＩＦ上に形成するために，ｙ
−ト酸化膜Ｆａ及びクンタクトホール】０上にはＭ配置
１１１１＃の断線を防止するための第１図にωで示すよ
うなテーノ譬を設ける必要があシ、これも■と同様にチ
，！サイズの増大の原因となっていた。
＃とノコンタクトをとるためのコンタクトホール１０
の暢ＣとＰ＋型型層６暢 合せのズレＣ′を考慮して、Ｃ・＞Ｃ＋Ｃ’の関係がな
ければならず、チ，！サイズ増大の原因となってい九〇 ■ Ｍ配線−９を厚い酸化ＩＦ上に形成するために，ｙ
−ト酸化膜Ｆａ及びクンタクトホール】０上にはＭ配置
１１１１＃の断線を防止するための第１図にωで示すよ
うなテーノ譬を設ける必要があシ、これも■と同様にチ
，！サイズの増大の原因となっていた。
■ Ｐ−型Ｆ＠ｓ 、 ５が十分活性化されていないた
め、モールド工程における外部（樹脂）からのイオン侵
入郷によシ、抵抗が変化し、時間的特性変動の要因にな
シ，信頼性が低下していた。
め、モールド工程における外部（樹脂）からのイオン侵
入郷によシ、抵抗が変化し、時間的特性変動の要因にな
シ，信頼性が低下していた。
この発明は上記実情に鑑みてなされたもので、その目的
は、限界動作周波数特性及び個．頓性が向上し、かクチ
、ｆｆイズの縮小を図ることのできる半導体装置を提供
することにある・以下、図面を参照してヒ０発明の一実
施例を説明する・＠ａｌｌにおいて、２１はＮ型シリコ
ン基板で、このｙ １７ ｗン基板２１の表面には第１
図の素子構造と同様に、不純物拡散によシ形成され九Ｐ
チャンネルトツｙジスタのソース（又はドレイン）とな
るＰ”ｌｌｆ ＠ ｚ ｚととのＰ＋型＠２１に連続す
るようにイオン注入によシ形成され九Ｐ′″Ｗ鳴１１、
同じくドレイン（又はソース）となるＰ”Ｗ＠１４とと
ｏｐ＋減層２４に連続するＰ″″ｗｉ ＠ Ｊ Ｊ ｓ
及び不純物拡散によシ形成されたＰ＋智層２−がそれぞ
れ設けられている．また、２７社厚い酸化膜、１１ａは
ｒ−）酸化膜、２８は多結晶ＶすｗｙＫよシ形成された
ｒ−）電極、２＃１ ・１１璽 ｍ１９穆は多結晶シリ
コン配ｍｓ、３０はとれら多結晶シリコン配線層Ｊｅｔ
〜ｌ＃ｓ トＰ”１ｌｌｌｌｚｚ ａ ｘ４ｅ ｘｅ
トｔそれぞれ接続するための；ンタクトホールである．
上記多結晶Ｖす；ン配線＠２ ＃ｌ〜２＃＄の中で多結
晶シリコン配線層２９．は；ンタクトホールＳ０部以外
の領域においてＭ配ｌｓ曖８１に接続されている。同じ
く、多結晶シリコンによシ形成されたｒ−）電極２８も
第４図に示すようにｆ−）部以外の領域においてＭ配線
層３２に接続されている・ 次に、上記半導体装置の製造工程を第５図（−〜（ｆ）
を用いて説明する．まず、第５図（ａ）に示すように、
例えばＮ型のシリクン基板２１の貢出面に熱酸化法によ
シ酸化膜（旧０，） ４ ０を形成する０次に、第５図
（ｂ）に示すように写真蝕刻法に！り酸化Ｊｌｉｊ７に
開孔４１＊ａｘ．ａｓｔ設け、との開孔４１〜４３を通
してＰ型不純物、例えに♂ロンを熱拡散することによシ
、Ｐ＋［−２２、２４ｅ２６を形成する。次に、酸化Ｈ
２１を除去した後、第５図（、）に示すように熱酸化法
によや厚い酸化膜２１を形成する．そして、この酸化膜
１７におけるＰチャンネルトランジスタのＰ−）形成予
定領域に開孔４４を設け、この開孔４４部に再び熱拡散
を行いｒ−）酸化膜２１ａを形成する＊＠Ｓ図（ｄ）に
示すように写真蝕刻法によシ酸化膜Ｊ ＦＫ：７ンタク
トホールＪ０を形成する０次に，第Ｓ図（・）に示すよ
うに例えばＣＶＤ（Ｃｈ＠ａ＊ｔ＊ａｌ Ｖａｐｏｕｒ
Ｄ＠ｐｅｓＩｔｌ＋ｅ＋ａ）法により多結晶シリプｙ
Ｎを被着形成し、／母ターニングしてｒ−）電極１＃及
び配線の一部すなわち多結晶ｙ ９ Ｗ ’／配置／ｓ
’Ｉｔ Ｊ ＃ １ ｅ Ｊ Ｉ ＠ ｍ ２９Ｂ
を形成する０次に、第５図（ｆ）に示すようにＰ型不純
−例えば−目ンＯイオン注入を行い、Ｐ掩＠ｚｚ．ｘａ
Ｖｃ連続り，テ、Ｐ′″型＠１１．ＩＭを形成すみ．こ
のとき、多結晶シリコ７１１層２＃１〜１＃富には同じ
く一ロンがドープされる丸めＰ型化され石０次に、熱処
理によシＰー型一ｘｘ．ｘｓの活性化を行りた後、全面
にＭの蒸着を行い、−臂ターエンダして第５図（ｆ）及
び第４図に示すようＫＡＩ配線４ＩＪ Ｊ ＊ Ｊ ｊ
を形成する．を袂に、熱処理を行い態と８１の電気的接
続を良好にさせた後、侵■膜（図示せず）を形成する。
は、限界動作周波数特性及び個．頓性が向上し、かクチ
、ｆｆイズの縮小を図ることのできる半導体装置を提供
することにある・以下、図面を参照してヒ０発明の一実
施例を説明する・＠ａｌｌにおいて、２１はＮ型シリコ
ン基板で、このｙ １７ ｗン基板２１の表面には第１
図の素子構造と同様に、不純物拡散によシ形成され九Ｐ
チャンネルトツｙジスタのソース（又はドレイン）とな
るＰ”ｌｌｆ ＠ ｚ ｚととのＰ＋型＠２１に連続す
るようにイオン注入によシ形成され九Ｐ′″Ｗ鳴１１、
同じくドレイン（又はソース）となるＰ”Ｗ＠１４とと
ｏｐ＋減層２４に連続するＰ″″ｗｉ ＠ Ｊ Ｊ ｓ
及び不純物拡散によシ形成されたＰ＋智層２−がそれぞ
れ設けられている．また、２７社厚い酸化膜、１１ａは
ｒ−）酸化膜、２８は多結晶ＶすｗｙＫよシ形成された
ｒ−）電極、２＃１ ・１１璽 ｍ１９穆は多結晶シリ
コン配ｍｓ、３０はとれら多結晶シリコン配線層Ｊｅｔ
〜ｌ＃ｓ トＰ”１ｌｌｌｌｚｚ ａ ｘ４ｅ ｘｅ
トｔそれぞれ接続するための；ンタクトホールである．
上記多結晶Ｖす；ン配線＠２ ＃ｌ〜２＃＄の中で多結
晶シリコン配線層２９．は；ンタクトホールＳ０部以外
の領域においてＭ配ｌｓ曖８１に接続されている。同じ
く、多結晶シリコンによシ形成されたｒ−）電極２８も
第４図に示すようにｆ−）部以外の領域においてＭ配線
層３２に接続されている・ 次に、上記半導体装置の製造工程を第５図（−〜（ｆ）
を用いて説明する．まず、第５図（ａ）に示すように、
例えばＮ型のシリクン基板２１の貢出面に熱酸化法によ
シ酸化膜（旧０，） ４ ０を形成する０次に、第５図
（ｂ）に示すように写真蝕刻法に！り酸化Ｊｌｉｊ７に
開孔４１＊ａｘ．ａｓｔ設け、との開孔４１〜４３を通
してＰ型不純物、例えに♂ロンを熱拡散することによシ
、Ｐ＋［−２２、２４ｅ２６を形成する。次に、酸化Ｈ
２１を除去した後、第５図（、）に示すように熱酸化法
によや厚い酸化膜２１を形成する．そして、この酸化膜
１７におけるＰチャンネルトランジスタのＰ−）形成予
定領域に開孔４４を設け、この開孔４４部に再び熱拡散
を行いｒ−）酸化膜２１ａを形成する＊＠Ｓ図（ｄ）に
示すように写真蝕刻法によシ酸化膜Ｊ ＦＫ：７ンタク
トホールＪ０を形成する０次に，第Ｓ図（・）に示すよ
うに例えばＣＶＤ（Ｃｈ＠ａ＊ｔ＊ａｌ Ｖａｐｏｕｒ
Ｄ＠ｐｅｓＩｔｌ＋ｅ＋ａ）法により多結晶シリプｙ
Ｎを被着形成し、／母ターニングしてｒ−）電極１＃及
び配線の一部すなわち多結晶ｙ ９ Ｗ ’／配置／ｓ
’Ｉｔ Ｊ ＃ １ ｅ Ｊ Ｉ ＠ ｍ ２９Ｂ
を形成する０次に、第５図（ｆ）に示すようにＰ型不純
−例えば−目ンＯイオン注入を行い、Ｐ掩＠ｚｚ．ｘａ
Ｖｃ連続り，テ、Ｐ′″型＠１１．ＩＭを形成すみ．こ
のとき、多結晶シリコ７１１層２＃１〜１＃富には同じ
く一ロンがドープされる丸めＰ型化され石０次に、熱処
理によシＰー型一ｘｘ．ｘｓの活性化を行りた後、全面
にＭの蒸着を行い、−臂ターエンダして第５図（ｆ）及
び第４図に示すようＫＡＩ配線４ＩＪ Ｊ ＊ Ｊ ｊ
を形成する．を袂に、熱処理を行い態と８１の電気的接
続を良好にさせた後、侵■膜（図示せず）を形成する。
すなわち、この半導体装置においては−ｒ −ト電＆２
８及び配線の一部を融点の高い多結晶シリシンで形成し
、その他は従来のＡＩダートプロセスで形成するもので
ある。従りて、Ｍ配線−１１１，３：ｊを形成する前に
Ｐ−型−２３，２１を高温で活性化できる（活性化率＝
ｉｏｏｎ）ので、その抵抗を低くするととができる。こ
のため、限界動作同波数を大舞〈できる。また、多結晶
７リコン配Ｉｓ層１９！〜２９ｓ中にＰ型不純物がドー
グされているため、コンタクトホールＳＯがずｈてもそ
の部分のｖ Ｉ）コン基板２ノ中にＰ型−が形成され、
支障がないため、を型一２６のＮ Ｃｏ とコンタクト
ホールＳ０の−Ｃとを四じにとれる・さらに、多結晶シ
リコンを使用するため、断線防止のテーパを設ける必要
がなく、チ、グサイズを大幅に縮小できる。
８及び配線の一部を融点の高い多結晶シリシンで形成し
、その他は従来のＡＩダートプロセスで形成するもので
ある。従りて、Ｍ配線−１１１，３：ｊを形成する前に
Ｐ−型−２３，２１を高温で活性化できる（活性化率＝
ｉｏｏｎ）ので、その抵抗を低くするととができる。こ
のため、限界動作同波数を大舞〈できる。また、多結晶
７リコン配Ｉｓ層１９！〜２９ｓ中にＰ型不純物がドー
グされているため、コンタクトホールＳＯがずｈてもそ
の部分のｖ Ｉ）コン基板２ノ中にＰ型−が形成され、
支障がないため、を型一２６のＮ Ｃｏ とコンタクト
ホールＳ０の−Ｃとを四じにとれる・さらに、多結晶シ
リコンを使用するため、断線防止のテーパを設ける必要
がなく、チ、グサイズを大幅に縮小できる。
また、Ｐ−型層２３．２１を十分活性化できるため、外
部からのイオン侵入郷の影醤を防止でき、信頼性が向上
する。
部からのイオン侵入郷の影醤を防止でき、信頼性が向上
する。
なシ、との発明の製造工程は、従来のＭｒ−トｆロ令ス
に多結晶Ｖす；ン配線工程及び熱処理工程を追加するだ
けでよく、マスク社多結晶ｙ ｖＨンの写真蝕刻用マス
クを一枚追加するだけでよい、従って、従来の８１（シ
リコｙ）ｆ−トｆａセスに比べて１租時間は短い。
に多結晶Ｖす；ン配線工程及び熱処理工程を追加するだ
けでよく、マスク社多結晶ｙ ｖＨンの写真蝕刻用マス
クを一枚追加するだけでよい、従って、従来の８１（シ
リコｙ）ｆ−トｆａセスに比べて１租時間は短い。
また、上記実施例においては、基板をＮ型としてＰチャ
ンネル）４０ｇ ）ツンジスタについて説明したが、と
士に限定する−のではなく、基板をＰ型とし九Ｎチャン
ネルトツンジスタ、あるいはその他の素子であって屯よ
いことは勿論である・ 以上のようにとの発明によれば、ｒ−）電極及びコンタ
クトホールの近傍領域を多結晶シリコンで形威し、その
他の配線はＭｌ’−）プロセスによ）形成するようにし
たので、限界動作周波数特性及び信頼性が向上し、かつ
チツｆｔイズを大幅ＶＣ＃小するととができる。
ンネル）４０ｇ ）ツンジスタについて説明したが、と
士に限定する−のではなく、基板をＰ型とし九Ｎチャン
ネルトツンジスタ、あるいはその他の素子であって屯よ
いことは勿論である・ 以上のようにとの発明によれば、ｒ−）電極及びコンタ
クトホールの近傍領域を多結晶シリコンで形威し、その
他の配線はＭｌ’−）プロセスによ）形成するようにし
たので、限界動作周波数特性及び信頼性が向上し、かつ
チツｆｔイズを大幅ＶＣ＃小するととができる。
第１図は従来の半導体装置の素子構造を示す断面図、Ｉ
ＥＺ図は同平面図、第３１はとの発明の一実施例に係る
半導体装置の断面図、第４図は同平面図、第５図（ａ）
−（ｔ）け上記装置の製造工程を示す断面図である。 ２９３・・・多結晶シリコン配＠層、ＳＯ・・・コンタ
クトホール、３１．３１・・・Ｍ配曽喘出願人代理人
弁理士 鈴 江 武 彦才１図 才２図 １４図 ２ 七 へ ＾
ＥＺ図は同平面図、第３１はとの発明の一実施例に係る
半導体装置の断面図、第４図は同平面図、第５図（ａ）
−（ｔ）け上記装置の製造工程を示す断面図である。 ２９３・・・多結晶シリコン配＠層、ＳＯ・・・コンタ
クトホール、３１．３１・・・Ｍ配曽喘出願人代理人
弁理士 鈴 江 武 彦才１図 才２図 １４図 ２ 七 へ ＾
Claims (1)
- 第−導１！型の半導体基板と、この半導体基板の一方主
面に形成された第２導電型の不純物層と、前記半導体基
板表面に形成された絶縁層と、この絶縁層に前記不純−
ＩＫ対応して設けられたコンタクトホールと、第２導電
型の不純物がドーグされ、前記コンタクトホールを介し
て咄記不純物層と電気的に接続するように前記；ンタク
トホール近傍に形成された多結晶シリコン層と、前記コ
ンタクトホールの近傍領域以外の領域において前記多結
晶シリコン箸と電気的に接続するように形成された金属
配線−とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181414A JPS5882573A (ja) | 1981-11-12 | 1981-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181414A JPS5882573A (ja) | 1981-11-12 | 1981-11-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882573A true JPS5882573A (ja) | 1983-05-18 |
Family
ID=16100340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181414A Pending JPS5882573A (ja) | 1981-11-12 | 1981-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882573A (ja) |
-
1981
- 1981-11-12 JP JP56181414A patent/JPS5882573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63299251A (ja) | 半導体装置の製造方法 | |
| JPS607775A (ja) | 半導体装置およびその製造方法 | |
| JPS6070766A (ja) | 半導体装置の製造方法 | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2002026322A (ja) | 半導体装置及びその製造方法 | |
| JPS5882573A (ja) | 半導体装置 | |
| JPH0260167A (ja) | 半導体装置 | |
| JP2509173B2 (ja) | 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法 | |
| JPS6237543B2 (ja) | ||
| JPS6042821A (ja) | 半導体装置の製造方法 | |
| JPH0358485A (ja) | 縦型ｍｏｓｆｅｔ装置の製造方法 | |
| JPS58169975A (ja) | 半導体装置およびその製造方法 | |
| JPH05152332A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS596579A (ja) | 半導体装置 | |
| JPH0414497B2 (ja) | ||
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JP2656159B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05343703A (ja) | 不揮発性メモリの製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH0582066B2 (ja) | ||
| JPS59229866A (ja) | 半導体装置 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPH0521374A (ja) | 半導体装置およびその製造方法 | |
| JPS63227058A (ja) | 高融点金属シリサイドゲ−トｍｏｓ電界効果トランジスタ |