JPS59189659A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59189659A JPS59189659A JP58065059A JP6505983A JPS59189659A JP S59189659 A JPS59189659 A JP S59189659A JP 58065059 A JP58065059 A JP 58065059A JP 6505983 A JP6505983 A JP 6505983A JP S59189659 A JPS59189659 A JP S59189659A
- Authority
- JP
- Japan
- Prior art keywords
- lead pin
- outer lead
- extended
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ハイブリッド組立技術で用いられる半導体装
置、詳しくは同装置のパッケージ構造に関する。
置、詳しくは同装置のパッケージ構造に関する。
従来例の構成とその問題点
・・イブリッド組立技術で用いられる半導体装置も、高
集積化、多機能化に伴なって、アラターリ〜にピンの多
ピン化が進んでいる。従来、この種の半導体装置には、
「チップキャリア方式」と呼ばれるパッケージ法が用い
られる。第１図は、従来のテップキャリア形パッケージ
半導体装置の代表的例で、同ａは斜視図、四すはその断
面図である。この装置の詳細な構造は、第１図すに示さ
れるように、セラミック基体１０所定面上に配設された
ダイバンド部２に半導体チップ３を通常のダイボンディ
ング技術で接続し、また、半導体テップ３の各電極とリ
ード線４とは、通常のワイヤボ／ ンディング技術により、金属細線（ワイヤ）６によって
接続し、リード線４の一部をアウターリードピン６とし
て外部Ｋｍ９出し、さらに、これらを外囲樹脂体７で封
止した小型の外装体（パッケージ）である。また、アウ
ターリードピン６の構造も、第１図ａ、ｂの実線で示さ
れるように、基体下方に折り曲げて基体底面に平行させ
た、正折曲げ型１１同図すの点線で示されるように、リ
ードピンが外へ直線的に突出したー、ストレート型■お
よびリートピンを上方に折り曲げてパックージ上蓋面に
平行させた、逆折臼型■等があるが、こレラは、いずれ
も、アウターリードピン６の形状が細いもの（たとえば
、厚さ０．１６ｍｍ、幅０．４〜０．８ｍｍ程度）であ
り、製造工程中あるいは梱包、搬送中に、リードピンの
変形、切断等による損傷事故が多発していた。
集積化、多機能化に伴なって、アラターリ〜にピンの多
ピン化が進んでいる。従来、この種の半導体装置には、
「チップキャリア方式」と呼ばれるパッケージ法が用い
られる。第１図は、従来のテップキャリア形パッケージ
半導体装置の代表的例で、同ａは斜視図、四すはその断
面図である。この装置の詳細な構造は、第１図すに示さ
れるように、セラミック基体１０所定面上に配設された
ダイバンド部２に半導体チップ３を通常のダイボンディ
ング技術で接続し、また、半導体テップ３の各電極とリ
ード線４とは、通常のワイヤボ／ ンディング技術により、金属細線（ワイヤ）６によって
接続し、リード線４の一部をアウターリードピン６とし
て外部Ｋｍ９出し、さらに、これらを外囲樹脂体７で封
止した小型の外装体（パッケージ）である。また、アウ
ターリードピン６の構造も、第１図ａ、ｂの実線で示さ
れるように、基体下方に折り曲げて基体底面に平行させ
た、正折曲げ型１１同図すの点線で示されるように、リ
ードピンが外へ直線的に突出したー、ストレート型■お
よびリートピンを上方に折り曲げてパックージ上蓋面に
平行させた、逆折臼型■等があるが、こレラは、いずれ
も、アウターリードピン６の形状が細いもの（たとえば
、厚さ０．１６ｍｍ、幅０．４〜０．８ｍｍ程度）であ
り、製造工程中あるいは梱包、搬送中に、リードピンの
変形、切断等による損傷事故が多発していた。
一方、第２図の側面図のように、アウターリードピン６
′がパッケージの側面に沿って、かつ、基板底面から僅
かに突き出る程度に成形した単折曲げ型のもの、あるい
は、第３図の側面図のように、アウターリードピン６“
を基体底面側へ環状に折９曲げたものなどもあるが、こ
れらは、突出の程度が小さいだけで、リード損傷の度合
いが皆無にならないのみならず、プリント配線基板やマ
ザーボードに塔載する際の位置合せは、かえって、面倒
であり、自動実装工程での機構の複雑化を招くという問
題も生じる。
′がパッケージの側面に沿って、かつ、基板底面から僅
かに突き出る程度に成形した単折曲げ型のもの、あるい
は、第３図の側面図のように、アウターリードピン６“
を基体底面側へ環状に折９曲げたものなどもあるが、こ
れらは、突出の程度が小さいだけで、リード損傷の度合
いが皆無にならないのみならず、プリント配線基板やマ
ザーボードに塔載する際の位置合せは、かえって、面倒
であり、自動実装工程での機構の複雑化を招くという問
題も生じる。
発明の目的
本発明は、上述のような従来装置に見られた問題点をこ
とごとく解消し、小型、堅牢なテップキャリア形パッケ
ージ構造の半導体装置を提供するものである。
とごとく解消し、小型、堅牢なテップキャリア形パッケ
ージ構造の半導体装置を提供するものである。
発明の構成
本発明は、要約するに、チップキャリア形外装体の蓋部
または基体の貼り合わせ面の一方をアウターリードピン
に沿わせて延長し、この延長面内に前記アウターリード
ピンを固持させた半導体装置であシ、これにより、アウ
ターリードピン全域がパッケージ構体の蓋部または基体
面で固定保持され、変形、析損などの事故が皆無になし
得るとともに、プリント配線基板側に同バノクージの一
面を沈め込むような抜き穴あるいは窪みを設けておけば
、アウターリードピンの露出面を同プリント配線基板な
どの配線部に接続することが答易である。
または基体の貼り合わせ面の一方をアウターリードピン
に沿わせて延長し、この延長面内に前記アウターリード
ピンを固持させた半導体装置であシ、これにより、アウ
ターリードピン全域がパッケージ構体の蓋部または基体
面で固定保持され、変形、析損などの事故が皆無になし
得るとともに、プリント配線基板側に同バノクージの一
面を沈め込むような抜き穴あるいは窪みを設けておけば
、アウターリードピンの露出面を同プリント配線基板な
どの配線部に接続することが答易である。
実施例の説明
第４図は本発明の実施例装置であ幻、同図ａが斜視図、
同図すが断面図である。第４図すを参照して詳しく述べ
ると、セラミック板体１の上面に、焼成導体おまひ金め
っきを施して形成したグイ・ぐノド部２を設け、これに
半導体集積回路チップ３を、周知の金−シリコン共晶溶
着法により熱圧着する。この熱圧着は、窒素あるいは窒
素主体の非酸化雰囲気中、３７０℃〜４５０℃の条件下
で行なう。次に、半導体テップ３上の各電極バッド部と
リード線４とは、周知のワイヤボンディング技術によっ
て、金細線（ｉ！たはアルミニウム細線）６を用いて接
続する。次に、樹脂封止金型を用いて、上蓋部に外囲樹
脂体７を成形付着させる。このとき、外囲樹脂体７のセ
ラミック板体１との貼り合わせ面はアウターリードピン
６に沿って平坦に延長し、この延長部でアウターリード
ピン６を接着、固持する。また、この延長部はアウター
リードピン６の外先端と一致させるか、これより、わず
かに短かくして、その先端がはみ出す程度でよい。これ
により、アウターリードピン６は、基体のセラミック板
体１０側端から、外囲樹脂体７に沿って引き出される形
になる。なお、アウターリードピン６の長さは、一般的
には、０．５〜３．○古 胴程度であり、このアウターリードピン６は外弁に直線
的に延びているもの、あるいは多少折り曲げられている
ものであってもよい。
同図すが断面図である。第４図すを参照して詳しく述べ
ると、セラミック板体１の上面に、焼成導体おまひ金め
っきを施して形成したグイ・ぐノド部２を設け、これに
半導体集積回路チップ３を、周知の金−シリコン共晶溶
着法により熱圧着する。この熱圧着は、窒素あるいは窒
素主体の非酸化雰囲気中、３７０℃〜４５０℃の条件下
で行なう。次に、半導体テップ３上の各電極バッド部と
リード線４とは、周知のワイヤボンディング技術によっ
て、金細線（ｉ！たはアルミニウム細線）６を用いて接
続する。次に、樹脂封止金型を用いて、上蓋部に外囲樹
脂体７を成形付着させる。このとき、外囲樹脂体７のセ
ラミック板体１との貼り合わせ面はアウターリードピン
６に沿って平坦に延長し、この延長部でアウターリード
ピン６を接着、固持する。また、この延長部はアウター
リードピン６の外先端と一致させるか、これより、わず
かに短かくして、その先端がはみ出す程度でよい。これ
により、アウターリードピン６は、基体のセラミック板
体１０側端から、外囲樹脂体７に沿って引き出される形
になる。なお、アウターリードピン６の長さは、一般的
には、０．５〜３．○古 胴程度であり、このアウターリードピン６は外弁に直線
的に延びているもの、あるいは多少折り曲げられている
ものであってもよい。
本実施例装置をプリント配線基板あるいはマザーボード
に実装するには、その搭載部分に抜き大寸たは窪みを設
けておき、これに径小な基体部、すなわち、セラミック
板体１の部分を沈め込み、アウターリードピン６の罐出
面がプリント配線基板あるいはマザーボードの配線接続
部に当接され、通常のはんだ付は処理によって、適切な
電気接続がなされるように組み付けられる。このように
すれば、実装時の位置合せも、単に、パッケージ構体の
一部を抜き穴または窪みに、嵌め込むだけで確実に行な
われる。
に実装するには、その搭載部分に抜き大寸たは窪みを設
けておき、これに径小な基体部、すなわち、セラミック
板体１の部分を沈め込み、アウターリードピン６の罐出
面がプリント配線基板あるいはマザーボードの配線接続
部に当接され、通常のはんだ付は処理によって、適切な
電気接続がなされるように組み付けられる。このように
すれば、実装時の位置合せも、単に、パッケージ構体の
一部を抜き穴または窪みに、嵌め込むだけで確実に行な
われる。
本発明装置は、基体のセラミック板体１が別の耐熱性基
体、たとえば、片面はうろう金属板（金属は銅、鉄、真
鍮などの良熱伝導体）、硬質アルマイト基板、あるいは
高温熱処理を伴なわなければ、グラスチック基体のもの
を用いることもできる。
体、たとえば、片面はうろう金属板（金属は銅、鉄、真
鍮などの良熱伝導体）、硬質アルマイト基板、あるいは
高温熱処理を伴なわなければ、グラスチック基体のもの
を用いることもできる。
さらに、本発明装置は、パッケージ構体のうち基体側の
而を蓋部の貼り合わぜ面より径太に延長し、この延長面
にアウターリードピンを接着して支持した形状であって
もよい。
而を蓋部の貼り合わぜ面より径太に延長し、この延長面
にアウターリードピンを接着して支持した形状であって
もよい。
発明の効果
本発明によれば、チップキャリア形外装体の蓋部または
基体の貼り合わせ面の一方をアウターリードピンに沿わ
せて延長し、この延長面内に前記アウターリードピンを
固持させたことによって、アウターリードピンの支持が
補強され、破断、切損の不良が起こらない。また、これ
により、アウターリードピンの長さも可及的に短縮でき
、小型化、高集積化に合致する半導体装置が実現される
。
基体の貼り合わせ面の一方をアウターリードピンに沿わ
せて延長し、この延長面内に前記アウターリードピンを
固持させたことによって、アウターリードピンの支持が
補強され、破断、切損の不良が起こらない。また、これ
により、アウターリードピンの長さも可及的に短縮でき
、小型化、高集積化に合致する半導体装置が実現される
。
加えて、本発明装置は、プリント配線基板あるいはマザ
ーボードの取付は位置に穴、あるいは窪みを設けておけ
ば、実装工程での位置合せが一段と容易であり、工程簡
素化を達成することにも有益である。
ーボードの取付は位置に穴、あるいは窪みを設けておけ
ば、実装工程での位置合せが一段と容易であり、工程簡
素化を達成することにも有益である。
第１図ａ、ｂは従来例装置の斜視図、ｂ −ｂ’断面図
、第２図、第３図は別の各従来例装置側面図、第４図ａ
、ｂは本発明実施例の斜視図、Ｂ−Ｂ’断面図である。 １・・・・・・セラミック板体、２・・・・・・ダイパ
ッド部、３・・・・・・半導体チップ、４・・・・・・
リード線、５・・・・・金属細線、６・・・・・アウタ
ーリードピン、７・・・・・・外囲樹脂体。
、第２図、第３図は別の各従来例装置側面図、第４図ａ
、ｂは本発明実施例の斜視図、Ｂ−Ｂ’断面図である。 １・・・・・・セラミック板体、２・・・・・・ダイパ
ッド部、３・・・・・・半導体チップ、４・・・・・・
リード線、５・・・・・金属細線、６・・・・・アウタ
ーリードピン、７・・・・・・外囲樹脂体。
Claims (1)
- 【特許請求の範囲】 （１） チップキャリア形外装体の蓋部または基体の
貼シ合わせ面の一方をアウターリードピンに沿わせて延
長し、この延長面内に前記アウターリードピンを固持さ
せた半導体装置。 （２ン テップキャリア形外装体の蓋部が延長面を有
する構造の特許請求の範囲第１項に記載の半導体装置。 （３） テップキャリア形外装体の蓋部がプラスチッ
ク成型体でなる特許請求の範囲第１項または第２項に記
載の半導体装置。 （４９基体がセラミック板体でなる特許請求の範囲第１
項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065059A JPS59189659A (ja) | 1983-04-13 | 1983-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58065059A JPS59189659A (ja) | 1983-04-13 | 1983-04-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59189659A true JPS59189659A (ja) | 1984-10-27 |
Family
ID=13275996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58065059A Pending JPS59189659A (ja) | 1983-04-13 | 1983-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189659A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949131A (en) * | 1987-06-24 | 1990-08-14 | Minolta Camera Kabushiki Kaisha | Fixing apparatus |
| JPH0317644U (ja) * | 1989-06-30 | 1991-02-21 | ||
| JPH03116767A (ja) * | 1989-09-28 | 1991-05-17 | Nec Kyushu Ltd | Ｉｃのパッケージ |
-
1983
- 1983-04-13 JP JP58065059A patent/JPS59189659A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949131A (en) * | 1987-06-24 | 1990-08-14 | Minolta Camera Kabushiki Kaisha | Fixing apparatus |
| JPH0317644U (ja) * | 1989-06-30 | 1991-02-21 | ||
| JPH03116767A (ja) * | 1989-09-28 | 1991-05-17 | Nec Kyushu Ltd | Ｉｃのパッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| JPH04256342A (ja) | 半導体パッケージ | |
| JPH02244711A (ja) | 半導体パッケージ | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR0157857B1 (ko) | 반도체 패키지 | |
| US7193303B2 (en) | Supporting frame for surface-mount diode package | |
| JPS59189659A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| EP1018762A2 (en) | Semiconductor device and fabrication method thereof | |
| JPH06204385A (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| JPS5824442Y2 (ja) | 半導体装置 | |
| JPH098169A (ja) | 半導体素子搭載用セラミックパッケージ基体 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH05291739A (ja) | 接続用端子及びこれを用いた装置の接続方法 | |
| JPH06104356A (ja) | 表面実装型半導体装置 | |
| JPH08125101A (ja) | 半導体装置 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPS61101061A (ja) | 半導体装置 | |
| JPS6199359A (ja) | 混成集積回路装置 |