JPS6043721B2 - Ａｔｃ用制限速度選別装置 - Google Patents

Description

【発明の詳細な説明】 この発明は並列二重系受信器を用いるＡＴＣ（自動列
車制御）又はＡＴＣ（自動列車停止装置）用制限速度選
別装置に関するものである。

ＡＴＣ（ＡＴＳを含む。

以下同じ。）はある区間における軌道又はループに、当
該区間における列車の運行条件を指定する信号を地上か
ら送信し、車上の受信器でそのＡＴＣ信号を受信して列
車の運行を制御するものであるが、信頼度を向上させる
ため、各チャンネルのＡＴＣ信号に対して設ける受信器
を並列二重系にすることが採用されている。そして、同
時に２チャンネル以上のＡＴＣ信号が検出された場合は
、安全側の制限速度を選択するようにした下位優先回路
が用いられている。しかしながら、従来の並列二重系受
信器を用いる制限速度選別装置においては、第一系と第
二系のいずれかの検出回路が信号検出出力を出したとき
に、その出力を下位優先回路に入力させているから、あ
るチャンネル用の検出回路が実際の地上からの送信と合
致して二系とも信号検出出力を出したときに、同時に他
の下位チャンネル用の検出回路の一つの系が誤動作によ
り信号検出出力を出力した場合は、下位優先回路からは
二系とも信号検出出力を出力している検出回路からの信
号検出出力がＡＴＣ速度信号として出力されずに、誤動
作した下位チャンネルの一系のみの信号検出出力がＡＴ
Ｃ速度信号として出力されてしまい、このために不要な
制動が行なわれる欠色があつた。 この発明は並列二重
系受信器を用いるＡＴＣ用制限速度選別装置において、
いずれかのチャンネルで二系とも信号検出出力を出力し
ている場合は、他のチャンネルにおける誤動作等による
一系のみの信号検出出力を排除し二系とも出力している
信号検出出力を優先し、しかも異なるチャンネルにおい
てそれぞれ一系のみ信号検出出力を出している場合、お
よび二系とも信号検出出力を出している場合は、下位チ
ャンネルの信号検出出力をＡＴＣ速度信号とすることに
より、不要な制動を排除し、情報の信頼度を一段と向上
させることを目的とする。上記目的を達成するため、こ
の発明においては、あらかじめ設定された制限速度につ
いて割当てられた各チャンネルごとに、当該チャンネル
用の二系の検出回路からの信号回路からの信号検出出力
を入力とされる第１アンド回路と、同二系の検出回路か
らの信号検出出力を入力とされる第１オア回路と、この
第１オア回路の出力と各チャンネルについて設けた前記
第１アンド回路の出力を入力とされるノア回路からの出
力とを入力とされる第２アンド回路と、及び前記第１ア
ンド回路の出力と第２アンド回路の出力を入力とされる
第２オア回路とからなる判定回路を設け、その判定回路
の前記第２オア回路の出力で下位優先回路を構成する当
該チャンネル用の受信リレーを動作させるようにした。

次に、図面に基いてこの発明の一実施例を説明する。

■は車上アンテナを介して入力されるＡＴＣ信号であり
、列車の運行条件を定める複数の制限速度信号で構成さ
れ、それぞれあらかじめ．定めたチャンネルに基いて伝
送されてくる。ＲＡ，ＲＢは第一系及び第二系の受信器
で、それぞれ前記各チャンネルに対応して設けられた検
出回路ＶｌＲＡ−ＶｒｌＲＡ，ＶｌＲＢ−ＶｎＲＢで構
成されてる。各検出回路は特定のチャンネルのＡＴＣ信
号！のみを通過させるフィルタを内蔵し、そのＡＴＣ信
号を検出したときに、信号検出出力を出す。各チャンネ
ルについてそれぞれ二個の検出回路ＶｌＲＡ，ＶｌＲＢ
，Ｖ２ＲＡ，Ｖ２ＲＢ−ＶｎＲＡ，■ＲｌＲＢを並列に
設けることにより、受信器ＲＡ，ＲＢは並列っ二重系を
構成している。ｃ１〜Ｃｎはそれぞれ一つのチャンネル
について二重に設けられた一対の検出回路ＶｌＲＡ，■
１ＲＢ〜ＶｎＲＡ，ＶＩｌＲＢに接続された判定回路で
あり、いずれも同一の構成を有する。

代表的に判定回路Ｃ１に基いてその構成を説明すると、
判定回路Ｃ１は第１系検出回路ＶｌＲＡの信号検出出力
と第２系検出回路■１ＲＢの信号検出出力とを入力とさ
れる第１アンド回路１と、前記二つの検出回路■１ＲＡ
，Ｖ１ＲＢの信号検出出力を入力とされる第１オア回路
２と、各チャンネルに対して設けられた判定回路の前記
第１アンド回路の出力を入力とされるノア回路５の出力
ど前記第１オア回路２の）出力を入力とされる第２アン
ド回路３と、前記第１、第２アンド回路１，３の出力を
入力とされる第２オア回路４とから構成されている。

そして、各判定回路ｃ１〜Ｃｎの第２オア回路４の出力
により、各チャンネルに対して設けられた・受信リレー
■１Ｒ−ＶｎＲを動作させるようになつている。

受信リレーＶｌＲ〜■ＮＲは既知の下位優先回路Ｄを構
成する各接点を動作させるようになつており、下位優先
回路Ｄは、どの接点が動作されるかにより、それぞれ各
チャンネルのＡＴＣ信号に対応するＡＴＣ速度出力ｖ１
〜Ｖｎを出力するようになつている。第２図は第１図に
示された判定回路Ｃ１及びノア回路５の具体例を示すも
のであり、第１アンド回路１を第１系検出回路ＶｌＲＡ
の信号検出出力をコレクタ入力とされ、第２系検出回路
ＶｌＲＢの信号検出出力をベース入力とされるトランジ
スタＴｒｌで構成し、かつ、エミッタ出力を受信リレー
ＶｌＲの駆動電力とするように設けており、各チャンネ
ルに共用されるノア回路５を、各チャンネルの判定回路
の前記第１アンド回路１のトランジスタのエミッタ出力
をベースに印加されるトランジスタＴｒ２のコレクタ側
にリレーＲを設けて構成し、第２アンド回路３を二つの
検出回路■１ＲＡ，■１ＲＢの出力を入力すると第１オ
ア回路２と前記第１アンド回路１のエミッタ出力を一つ
の入力とする第２オア回路４との間に前記リレーＲの可
動接点を設けて構成してある。

ｄ１〜Ｄｎは整流用ダイオードである。このような判定
回路の構成による作用を説明すると、第１チャンネルの
二系の検出回路ＶｌＲＡ，■１ＲＢがともに信号検出出
力を出したときは、第１アンド回路１のトランジスタＴ
ｒｌのベースに入力電圧が加わり、トランジスタが０Ｎ
して第１系検出回路ＶｌＲＡからの出力により受信リレ
ーＶｌＲが動作する。

これと同時に、トランジスタＴｒｌのエミッタ電圧すな
わち、第１アンド回路１の出力がノア回路５のトランジ
スタＴｒ２を０Ｎさせるため、リレーＲが動作される。
このため、第２アンド回路３が開くので、第１オア回路
２の出力は受信リレー■１Ｒに印加されない。前記リレ
ーＲは他のチャンネルのすべての判定回路の第２アンド
回路を構成している可動接点を動作させる。従つて、一
つのチャンネルの両系の検出回路が信号検出出力を出し
ている状態下において、他のチャンネルの各対の検出回
路の一つの系のみが故障などにより信号検出出力を出し
たときは、第２アンド回路３がリレーＲによりアンド条
件の充足を阻害されているので、当該チャンネルの受信
リレーは動作されない。

また、第一系検出回路ＶｌＲＡが出力せず、第二系検出
回路ＶｌＲＢのみが出力する場合は、第１アンド回路１
は出力しないので、他のいずれのチャンネルの検出回路
も第一、第二系が同時に出力するものがないときは、リ
レーＲが復旧し、第２アンド回路３が閉じているので、
前記第二系検出回路ＶｌＲＢの信号検出出力により受信
リレーＶｌＲが動作される。

同時に複数のチャンネルの検出回路が第一、第二系とも
出力した場合、又は同時に複数のチャンネルあ一つの系
のみの検出回路が出力した場合は、当該チャンネルに対
応する受信リレーが同時に動作されることとなるが、こ
の場合は前述した下位優先回路Ｄにより従来と同様に下
位チャンネルの受信リレーに基いて下位速度信号がＡＴ
Ｃ信−号として選択される。

第１図に示された論理回路を第２図に示した実施例のよ
うに構成した場合は、検出回路の出力電圧を受信リレー
の駆動電力として用いるので、検出回路の信号検出出力
がない状態において論理回一路構成部品が故障しても、
受信リレーが動作することはない。

たとえば、トランジスタＴｒｌの導通、トランジスタＴ
ｒ２の開放等の故障があつたとして机、第一、第二系検
出回路Ｖ，ＲＡ．Ｖ，ＲＢともに出力しないときは、受
信リレーＶｌＲが動作されないことは勿論であるが、片
系に異常な信号検出出力があつたとしても、その後の下
位優先回路Ｄで上位信号が出力されることはない。従つ
て、ＡＴＣ受信回路としてのフェイルセーフ性を損うこ
とはない。以上のように、この発明によれば、各制限速
度について割当てられた各チャンネルごとに、当該チャ
ンネル用の二系の検出回路からの信号検出出力を入力と
される第１アンド回路と、同二系の検出回路からの信号
検出出力を入力とされる第１オア回路と、この第１オア
回路の出力と各チャンネルについて設けた前記第１アン
ド回路の出力を入力とされるノア回路からの出力とを入
力とされる第２アンド回路と、及び前記第１アンド回路
の出力と第２アンド回路の出力を入力とされる第２オア
回路とからなるる判定回路を設け、各判定回路の前記第
２オア回路の出力で下位優先回路を構成する当該チャン
ネル用の受信リレーを動作させるようにしたから、高位
速度のＡＴＣ信号が送信されている場合に、高位チャン
ネルの検出回路が二系とも出力し、低位チャンネルの検
出回路が誤動作によソー系のみ出力したときは、二系と
も出力している検出回路の出力がＡＴＣ速度信号とされ
るため、不要な制動が行なわれることが防止され、また
、複数のチャンネルの検出回路が二系とも出力したとき
、又は複数のチャンネルの検出回路が一系のみ出力した
ときは、下位優先回路の作用により、安全側の低位チャ
ンネルの検出回路の出力がＡＴＣ速度信号とされる。

また、実施態様項に記載の発明によれば、判定回路の各
構成回路、ノア回路、並びに受信リレーは、各チャンネ
ルの検出回路の信号検出出力を駆動電力としているので
、これらが故障したときには、受信リレーが動作されな
いため、フェイルセーフ性が一層向上される利点がある
。

【図面の簡単な説明】

第１図はこの発明の要部を示すブロック図であり、第２
図は第１図中の一部の回路の具体例を示す回路図である
。 Ｖ・・・・・・ＡＴＣ信号、ＲＡ，ＲＢ・・・・・・受
信器、ＶｌＲＡ〜■ＮＲＡ，ＶｌＲＢ−ＶｎＲＢ・・・
・・・検出回路、ｃ１〜Ｃｎ．．．．判定回路、ＶｌＲ
−，ＶｎＲ・・・・・・受信リレー、Ｄ・・・・・・下
位優先回路、１・・・・・・第１アンド回路、２・・・
・第１オア回路、３・・・・・・第２アンド回路（第２
図ではノア回路のインバート条件も含んでいる。

Claims (1)

1. 【特許請求の範囲】 １ 並列二重系ＡＴＣ（ＡＴＳを含む。 以下同じ。）受信器を用いるＡＴＣ用制限速度選別装置
   において、各制御速度について割当てられた各チャンネ
   ルごとに、当該チャンネル用の二系のＡＴＣ信号検出回
   路の信号検出出力を入力とされる第１アンド回路と前記
   二系の検出回路の信号検出出力を入力とされる第１オア
   回路と、この第１オア回路の出力と各チャンネルについ
   て設けた前記第１アンド回路の出力とを入力とされるノ
   ア回路からの出力とを入力とされる第２アンド回路と、
   及び前記第１アンド回路の出力と第２アンド回路の出力
   を入力とされる第２オア回路とからなる判定回路を設け
   、各判定回路の前記第２オア回路の出力で下位優先回路
   を構成する各チャンネルに対応する受信リレーをそれぞ
   れ動作させるようにしたことを特徴とするＡＴＣ用制限
   速度選別装置。２ 判定回路の各構成回路、前記判定回
   路とチャンネルを共通にする受信リレー及びノア回路が
   、前記判定回路とチャンネルを共通にするＡＴＣ信号検
   出回路の信号検出出力を駆動電力としていることを特徴
   とする１項に記載のＡＴＣ用制限速度選別装置。