JPS6043766A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS6043766A JPS6043766A JP15155283A JP15155283A JPS6043766A JP S6043766 A JPS6043766 A JP S6043766A JP 15155283 A JP15155283 A JP 15155283A JP 15155283 A JP15155283 A JP 15155283A JP S6043766 A JPS6043766 A JP S6043766A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- bus
- ram
- data
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、マイクロコンピュータシステムに関するも
ので、例えば、バスを介して複数の装置間でデータ転送
を行うマイクロコンピュータシステムに有効な技術に関
するものである。
ので、例えば、バスを介して複数の装置間でデータ転送
を行うマイクロコンピュータシステムに有効な技術に関
するものである。
マイクロプロセッサ、メモリ装置及び直接メモリアクセ
ス制御装置（以下、単にＤＭＡＣと称する）等の周辺機
器の間を共通のバスを介して接続するマイクロコンピュ
ータシステムが公知である（例えば、１９７９年６月１
５日、■利金書店発行のｒマイクロコンピュータハンド
ブックＪのＰ。
ス制御装置（以下、単にＤＭＡＣと称する）等の周辺機
器の間を共通のバスを介して接続するマイクロコンピュ
ータシステムが公知である（例えば、１９７９年６月１
５日、■利金書店発行のｒマイクロコンピュータハンド
ブックＪのＰ。
７２〜Ｐ、８５に記載されている。）。このようなマイ
クロコンピュータシステムにあっては、次のような欠点
のあることが本願発明者により見い出された。
クロコンピュータシステムにあっては、次のような欠点
のあることが本願発明者により見い出された。
すなわち、Ｄ Ｍ Ａ Ｃ等がバスを使用して所定のデ
ータ転送を行うとき、マイクロプロセッサはその動作を
停止している。したがって、上記のようなマイクロコン
ピュータシステムにおいては、マイクロプロセッサの使
用効率が低下してしまう。
ータ転送を行うとき、マイクロプロセッサはその動作を
停止している。したがって、上記のようなマイクロコン
ピュータシステムにおいては、マイクロプロセッサの使
用効率が低下してしまう。
この発明の目的は、マイクロプロセッサの使用効率の向
上を図ったマイクロコンピュータシステムを提供するこ
とにある。
上を図ったマイクロコンピュータシステムを提供するこ
とにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明ｍ書の記述および添付図面から明らかになるであ
ろう。
この明ｍ書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
をＷｊ単に説明すれば、下記の通りである。
をＷｊ単に説明すれば、下記の通りである。
すなわち、マイクロプロセッサから直接アクセスするこ
とのできるＲＡＭ （ランダム・アクセス・メモリ）を
設けることによって、マイクロプロセッサがバスを開放
した場合でも、上記ＲＡＭを用いて所定の情報処理を行
うことができるようにするものである。
とのできるＲＡＭ （ランダム・アクセス・メモリ）を
設けることによって、マイクロプロセッサがバスを開放
した場合でも、上記ＲＡＭを用いて所定の情報処理を行
うことができるようにするものである。
第１図には、この発明が適用されたマイクロコンピュー
タシステムの一実施例のブロック図が示されている。
タシステムの一実施例のブロック図が示されている。
マイクロプロセッサＭＰＵと、上記ＤＭＡＣ等のような
周辺機器を構成する各半導体集積回路装置ＩＣｌ−ＩＣ
３等とは、共通のデータバスＤＢにより相互に接続され
て、アドレスバスＡＢを通してマイクロプロセッサＭＰ
Ｕで形成されたアドレス信号がそれぞれの上記半導体集
積回路装置Ｉ０１〜ＩＣ３等に伝えられる。上記ＤＭＡ
Ｃは、小さなマイクロプロセンサ型の論理によって、フ
ロッピーディスク装置等のような入出力（■１０）装置
等と半導体メモリ装置との間でのデータを転送すること
を唯一の専用の仕事とするものである。
周辺機器を構成する各半導体集積回路装置ＩＣｌ−ＩＣ
３等とは、共通のデータバスＤＢにより相互に接続され
て、アドレスバスＡＢを通してマイクロプロセッサＭＰ
Ｕで形成されたアドレス信号がそれぞれの上記半導体集
積回路装置Ｉ０１〜ＩＣ３等に伝えられる。上記ＤＭＡ
Ｃは、小さなマイクロプロセンサ型の論理によって、フ
ロッピーディスク装置等のような入出力（■１０）装置
等と半導体メモリ装置との間でのデータを転送すること
を唯一の専用の仕事とするものである。
上記半導体集積回路装置ＩＣＩ〜ＩＣ３等は、ゲート回
路０１〜Ｇ６とインバータＩＶＩ〜ＩＶ３とで構成され
たディジーチェインによって上記バスＤＢの獲得制御が
行われる。
路０１〜Ｇ６とインバータＩＶＩ〜ＩＶ３とで構成され
たディジーチェインによって上記バスＤＢの獲得制御が
行われる。
すなわち、マイクロプロセッサＭＰＵは、そのバスを使
用しない時、信号ＢＧのマスクを外して１Ｌ” （ロウ
レベル）にする。この信号ＢＧは、マイクロプロセッサ
ＭＰＵに対して位置的に最も近い半導体集積回路装置Ｉ
ＣＩによって受け取られる。この半導体集積回路装置ｌ
ｃ１がバスを使用する時には、その信号ＢＲを”Ｌ”止
して他の半導体集積回路装置ＩＣ２，１Ｃ３への信号Ｂ
Ｇ ’をマスクする。このようにして、バスを獲得した
半導体集積回路装置ＩＣＩは、バスを使用して所定の情
報処理を行う。例えば、上記半導体集積回路装置１ｃＩ
がＤＭＡＣならば、上記のデータ転送動作を行うもので
ある。
用しない時、信号ＢＧのマスクを外して１Ｌ” （ロウ
レベル）にする。この信号ＢＧは、マイクロプロセッサ
ＭＰＵに対して位置的に最も近い半導体集積回路装置Ｉ
ＣＩによって受け取られる。この半導体集積回路装置ｌ
ｃ１がバスを使用する時には、その信号ＢＲを”Ｌ”止
して他の半導体集積回路装置ＩＣ２，１Ｃ３への信号Ｂ
Ｇ ’をマスクする。このようにして、バスを獲得した
半導体集積回路装置ＩＣＩは、バスを使用して所定の情
報処理を行う。例えば、上記半導体集積回路装置１ｃＩ
がＤＭＡＣならば、上記のデータ転送動作を行うもので
ある。
なお、半導体集積回路装置ＩＣ１がバスを使用しない場
合又はその動作を終了した場合には、信号ＢＲが“Ｈ”
となるので、次に半導体メモリ装置ＩＣ２が上記ゲー）
Ｇ２．Ｇ４を通した信号ＢＧの“Ｌ”を受け取る。これ
によって、半導体集積回路装置ＩＣ２は、上記同様にバ
スの使用権を獲得する。以下、同様にしてバスの狽ｆｑ
がディージ−チェ・インの優先順位に従って行われる。
合又はその動作を終了した場合には、信号ＢＲが“Ｈ”
となるので、次に半導体メモリ装置ＩＣ２が上記ゲー）
Ｇ２．Ｇ４を通した信号ＢＧの“Ｌ”を受け取る。これ
によって、半導体集積回路装置ＩＣ２は、上記同様にバ
スの使用権を獲得する。以下、同様にしてバスの狽ｆｑ
がディージ−チェ・インの優先順位に従って行われる。
このように、半導体集積回路装置ＩＣＩ〜ＩＣ３等のよ
うな周辺機器がバスを使用することによって、その間マ
イクロプロセッサＭＰＵが何も実行しないことによって
その使用効率が低下してしまうのを防止するため、上記
マイクロプロセッサＭＰＵは、次のような構成とされる
。
うな周辺機器がバスを使用することによって、その間マ
イクロプロセッサＭＰＵが何も実行しないことによって
その使用効率が低下してしまうのを防止するため、上記
マイクロプロセッサＭＰＵは、次のような構成とされる
。
第２図には、上記マイクロプロセッサＭＰＬＪの一実施
例のブロック図が示されている。特に制限されないが、
この実施例においては、同図破線で囲まれている各回路
ブロックが公知の半導体集積回路の製造技術によって１
個の単結晶シリコンのような半導体基板上ＬＳＩにおい
て形成される。
例のブロック図が示されている。特に制限されないが、
この実施例においては、同図破線で囲まれている各回路
ブロックが公知の半導体集積回路の製造技術によって１
個の単結晶シリコンのような半導体基板上ＬＳＩにおい
て形成される。
マイクロプロセッサＭＰＵは、特に制限されないが、ｎ
日立製作所から販売さている商品名ｒＨＤ６８００Ｊの
ような機能を持つマイクロプロセッサである。この実施
例では、マイクロプロセッサＭＰＵがバスを開放してい
る間でも、特定の情報処理を実行させるため、ＲＡＭが
内蔵される。このＲＡ １．／Ｉは、内部バスによりマ
イクロプロセッサＭＰＵとは、直接接続される。したが
って、外部バスとの間に設けられたＭＯＳＦＥＴ （絶
縁ゲート形電界効果トランジスタ）等で構成されたマル
チプレクサＭＰＸをオフ状態としても、上記マイクロプ
ロセｙ ＋ Ｍ Ｐ ＵとＲＡ Ｍとは、内部バスによ
って接続されている。
日立製作所から販売さている商品名ｒＨＤ６８００Ｊの
ような機能を持つマイクロプロセッサである。この実施
例では、マイクロプロセッサＭＰＵがバスを開放してい
る間でも、特定の情報処理を実行させるため、ＲＡＭが
内蔵される。このＲＡ １．／Ｉは、内部バスによりマ
イクロプロセッサＭＰＵとは、直接接続される。したが
って、外部バスとの間に設けられたＭＯＳＦＥＴ （絶
縁ゲート形電界効果トランジスタ）等で構成されたマル
チプレクサＭＰＸをオフ状態としても、上記マイクロプ
ロセｙ ＋ Ｍ Ｐ ＵとＲＡ Ｍとは、内部バスによ
って接続されている。
なお、同図では、上記バスＡＢ、ＤＢ以外の外部端子は
、この発明に直接関係がないので省略されている。
、この発明に直接関係がないので省略されている。
この実施例では、上記ＤＭＡ実行等のためにマイクロプ
ロセッサＭＰＵがバスＡＢ、ＤＢを開放する前に、その
間に実行すべきプログラム乃至データを上記内蔵のＲＡ
Ｍに取り込む。そして、マイクロプロセッサＭＰＵが上
述のように、バスＡＢ、ＤＢを開放することによって、
周辺装置がバスを使用して所定の情報処理動作を実行し
ている間、マイクロプロセッサＭＰＵは、上記内蔵した
ＲＡＭに取り込まれたプログラムに従って所定のデータ
の処理を行うものである。このようなデータ処理として
は、例えば、浮動小数点演算のように、少ないデータで
比較的長い処理時間を要する情報処理が考えられる。な
ぜなら、上記ＲＡＭの記憶容量は、外部のＲＡＭとは異
なり、マイクロプロセッサＭＰＵに内蔵させるものであ
り、０．５ないしＩＫバイト程度の比較的小記憶容量に
限定されるからである。
ロセッサＭＰＵがバスＡＢ、ＤＢを開放する前に、その
間に実行すべきプログラム乃至データを上記内蔵のＲＡ
Ｍに取り込む。そして、マイクロプロセッサＭＰＵが上
述のように、バスＡＢ、ＤＢを開放することによって、
周辺装置がバスを使用して所定の情報処理動作を実行し
ている間、マイクロプロセッサＭＰＵは、上記内蔵した
ＲＡＭに取り込まれたプログラムに従って所定のデータ
の処理を行うものである。このようなデータ処理として
は、例えば、浮動小数点演算のように、少ないデータで
比較的長い処理時間を要する情報処理が考えられる。な
ぜなら、上記ＲＡＭの記憶容量は、外部のＲＡＭとは異
なり、マイクロプロセッサＭＰＵに内蔵させるものであ
り、０．５ないしＩＫバイト程度の比較的小記憶容量に
限定されるからである。
（ｌ）゛ンイクロプロセソサ内にＲＡＭを内蔵させるこ
と及びマイクロプロセッサがバスを開放しても、その前
に内蔵のＲＡＭに特定のプログラムとデータを取り込む
ことによって、バス使用権がないときでもその処理を実
行することができるから、マイクロプロセンナの使用効
率を高めることができるという効果が得られる。
と及びマイクロプロセッサがバスを開放しても、その前
に内蔵のＲＡＭに特定のプログラムとデータを取り込む
ことによって、バス使用権がないときでもその処理を実
行することができるから、マイクロプロセンナの使用効
率を高めることができるという効果が得られる。
Ｉ２）上記（１１により、周辺機器と、マイクロプロセ
ッサとが同時動作を行うことができるから、その動作を
関連させ°ζプログラムを組むことにより、情報処理の
高速化を実現することができるという効果が得られる。
ッサとが同時動作を行うことができるから、その動作を
関連させ°ζプログラムを組むことにより、情報処理の
高速化を実現することができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、マイクロプロ
セッサＭＰＵと、周辺機器を構成する各装置は、１つの
基板（ボード）により構成されたものであってもよい。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、マイクロプロ
セッサＭＰＵと、周辺機器を構成する各装置は、１つの
基板（ボード）により構成されたものであってもよい。
この場合、上記バスＡＢ、ＤＢは、各ボード間を接続す
るものとなる。また、上記マイクロプロセッサと 電外
部パスＡＢ、ＤＢとの間に設けられる回路は、マルチプ
レクサの伯、３状態出力機能を持つ入出カバソファであ
ってもよい。さらに、バス！３得制御のためのディージ
−チェインの具体的構成ば、種々の変形を採ることがで
きろものである。
るものとなる。また、上記マイクロプロセッサと 電外
部パスＡＢ、ＤＢとの間に設けられる回路は、マルチプ
レクサの伯、３状態出力機能を持つ入出カバソファであ
ってもよい。さらに、バス！３得制御のためのディージ
−チェインの具体的構成ば、種々の変形を採ることがで
きろものである。
この発明は、バスによってマ・イクロブロセソサと周辺
機器とが接続される構成のマ・イクロコンピュータシス
テムに広く利用できるものである。
機器とが接続される構成のマ・イクロコンピュータシス
テムに広く利用できるものである。
第１図は、この発明の一実施例を示すブロック図、
ｆｆ５２図は、そのマイクロプロセンサの一実筋例を示
すブロック図である。 ＭＰＵ・・マイクロプロセッサ、ｆｌｉ＼ｉν４・・ラ
ンダム・アクセス・メモリ、ＩＣＩ〜Ｉ Ｃ３・・半導
体築積回路装置（周辺機器）、Ｇｌ〜ＧＧ・・ゲート回
路、ＩＶｉ〜ＩＶ３・・インバータ、ＡＢ・・アドレス
バス、ＤＢ・・データバス代理人弁理士 高イ、ツ 明
夫
すブロック図である。 ＭＰＵ・・マイクロプロセッサ、ｆｌｉ＼ｉν４・・ラ
ンダム・アクセス・メモリ、ＩＣＩ〜Ｉ Ｃ３・・半導
体築積回路装置（周辺機器）、Ｇｌ〜ＧＧ・・ゲート回
路、ＩＶｉ〜ＩＶ３・・インバータ、ＡＢ・・アドレス
バス、ＤＢ・・データバス代理人弁理士 高イ、ツ 明
夫
Claims (1)
- 【特許請求の範囲】 １、マイクロコンピュータシステムを構成する複数の装
置に対して共通に設けられ、一対の装置間のデータ転送
に用いられるバスと、上記バスに接続される１つの装置
としてのマイクロプロセッサと上記バスを介すことなく
直接アクセスすることのできるＲＡＭとを具備すること
を特徴とするマイクロコンピユークシステム。 ２、上記マイクロプロセッサとＲＡＭとは、１チツプの
半導体集積回路装置に形成されるものであることを特徴
とする特許請求の範囲第１項記載のマイクロコンピュー
タシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15155283A JPS6043766A (ja) | 1983-08-22 | 1983-08-22 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15155283A JPS6043766A (ja) | 1983-08-22 | 1983-08-22 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043766A true JPS6043766A (ja) | 1985-03-08 |
Family
ID=15521011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15155283A Pending JPS6043766A (ja) | 1983-08-22 | 1983-08-22 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11118036A (ja) * | 1997-07-21 | 1999-04-30 | Eg & G Sealol Inc | 金属製密封リング |
-
1983
- 1983-08-22 JP JP15155283A patent/JPS6043766A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11118036A (ja) * | 1997-07-21 | 1999-04-30 | Eg & G Sealol Inc | 金属製密封リング |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5826865B2 (ja) | プログラマブル回路と埋込型プロセッサシステムとを伴う集積回路 | |
| US4626985A (en) | Single-chip microcomputer with internal time-multiplexed address/data/interrupt bus | |
| US7581054B2 (en) | Data processing system | |
| US11281618B2 (en) | Methods and circuits for deadlock avoidance | |
| US10037301B2 (en) | Circuits and methods for inter-processor communication | |
| JPS6111872A (ja) | 半導体集積回路 | |
| JPS6043766A (ja) | マイクロコンピユ−タシステム | |
| JP3408262B2 (ja) | ディジタル回路およびディジタル回路の外部素子とのアクセス方法 | |
| JP3795978B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| JP2614871B2 (ja) | 論理集積回路 | |
| JP3422636B2 (ja) | 半導体集積回路装置 | |
| JPS62224855A (ja) | デ−タ処理装置 | |
| JP4217452B2 (ja) | プロセッサシステム | |
| JPS62221062A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6252336B2 (ja) | ||
| JPS6225217B2 (ja) | ||
| JPS62150459A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JPS62107362A (ja) | システム構成用ｌｓｉ | |
| JP2779300B2 (ja) | Ｃｐｕ搭載集積回路チップ及びエミュレータポッド | |
| JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
| JP2778890B2 (ja) | Ｃｐｕ搭載集積回路チップ及びエミュレータポッド | |
| JPS59231664A (ja) | 入出力処理方式 | |
| JP2928036B2 (ja) | 論理半導体集積回路 | |
| JPS6243229B2 (ja) |