JPS6043858A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6043858A JPS6043858A JP58152649A JP15264983A JPS6043858A JP S6043858 A JPS6043858 A JP S6043858A JP 58152649 A JP58152649 A JP 58152649A JP 15264983 A JP15264983 A JP 15264983A JP S6043858 A JPS6043858 A JP S6043858A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- high melting
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、電極配線層としてアルミニウム（ＡＡ ）膜
若しくはＡＡを主成分とする合金膜を用いた半導体装置
の製造方法に関する。
若しくはＡＡを主成分とする合金膜を用いた半導体装置
の製造方法に関する。
従来、半導体装置の電極配線層とし２ては、スパッタリ
ング法により被着したＡｔ膜が広く使われている。第１
図はＡｔ配線を用いた２層配線構造を示す素子断面図で
ある。シリコン基板１１中に拡散領域１２を設けた後、
絶縁膜１３を形成し、コンタクトホール１４をあけて第
１層目のＡｔ配線層１５を形成する。次いで、層間の絶
縁膜１６を堆積させ、スルーホール１７をあけて第２層
目のＡｔ配線層１８を形成して２層配線構造が構成され
ている。
ング法により被着したＡｔ膜が広く使われている。第１
図はＡｔ配線を用いた２層配線構造を示す素子断面図で
ある。シリコン基板１１中に拡散領域１２を設けた後、
絶縁膜１３を形成し、コンタクトホール１４をあけて第
１層目のＡｔ配線層１５を形成する。次いで、層間の絶
縁膜１６を堆積させ、スルーホール１７をあけて第２層
目のＡｔ配線層１８を形成して２層配線構造が構成され
ている。
このよう外構造を得る場合、層間絶縁膜１６は通常４０
０〔℃〕程度に基板を加熱して気相成長法によシ形成す
る。この際、第１層目のＡｔ配線層１５上には局部的に
突起（ヒロック）１９を生じ易い。このヒロック１９は
、層間絶縁膜１６の異常成長を引きおこす要因となシ、
その結果絶縁膜１６の機械的強度が弱くなシフラック２
０を生ずる。クラック２０は層間絶縁膜１６上の第２層
目のＡｔ配線層１８と第１層目のＡｔ配線層１５との間
の電気的短絡の原因となったシ、クラックを通しての水
の浸入などによるＡｔ配線の腐食を引き起こすため、Ａ
ｔ配線の信頼性を著しく低下させる。
０〔℃〕程度に基板を加熱して気相成長法によシ形成す
る。この際、第１層目のＡｔ配線層１５上には局部的に
突起（ヒロック）１９を生じ易い。このヒロック１９は
、層間絶縁膜１６の異常成長を引きおこす要因となシ、
その結果絶縁膜１６の機械的強度が弱くなシフラック２
０を生ずる。クラック２０は層間絶縁膜１６上の第２層
目のＡｔ配線層１８と第１層目のＡｔ配線層１５との間
の電気的短絡の原因となったシ、クラックを通しての水
の浸入などによるＡｔ配線の腐食を引き起こすため、Ａ
ｔ配線の信頼性を著しく低下させる。
一方、半導体集積回路では素子の微細化及び高集積化に
伴ないＡｔ配線幅は２〔μｍ〕から１〔μｍ〕へと益々
微細化の方向にある。このよう々微細Ａｔ配線では必然
的に電流密度が高くなるため、エレクトロマイグレーシ
ョンによる断線が大きな信頼性低下の一因となる。
伴ないＡｔ配線幅は２〔μｍ〕から１〔μｍ〕へと益々
微細化の方向にある。このよう々微細Ａｔ配線では必然
的に電流密度が高くなるため、エレクトロマイグレーシ
ョンによる断線が大きな信頼性低下の一因となる。
Ａｔ配線のヒロック及びエレクトロマイグレーション防
止対策としては、従来いくつかの方法か提案されている
。例えばＡＡ中に数％のＣｕを含有させた合金膜によシ
ヒロック及びエレクトロマイグレーションを防止する方
法があるが、この方法はＡｔ配線の微細化に対して十分
でない。
止対策としては、従来いくつかの方法か提案されている
。例えばＡＡ中に数％のＣｕを含有させた合金膜によシ
ヒロック及びエレクトロマイグレーションを防止する方
法があるが、この方法はＡｔ配線の微細化に対して十分
でない。
また、Ａｔ配線層の中間或いは表面にＴ ｉ ＋ Ｃｒ
、Ｖなどの金属丑たはそれらの硅化物を設ける方法が提
案されている。この方法はエレクトロマイグレーション
防止の効果はおるが、ヒロック防止の点では、Ａ７配線
の側面が被覆されていないため、Ａｔ配線の側面にヒロ
ックが発生し、配線間及び配線層間の電気的絶縁性が十
分でない。また、素子の微細化に伴なって、コンタクト
ホール１４及びスルーホール１７のサイズも微細化する
必要があシ、必然的に急峻な深い穴となるため、スパッ
タリング法によ）被着したＡｔ膜の被覆性が悪くなる。
、Ｖなどの金属丑たはそれらの硅化物を設ける方法が提
案されている。この方法はエレクトロマイグレーション
防止の効果はおるが、ヒロック防止の点では、Ａ７配線
の側面が被覆されていないため、Ａｔ配線の側面にヒロ
ックが発生し、配線間及び配線層間の電気的絶縁性が十
分でない。また、素子の微細化に伴なって、コンタクト
ホール１４及びスルーホール１７のサイズも微細化する
必要があシ、必然的に急峻な深い穴となるため、スパッ
タリング法によ）被着したＡｔ膜の被覆性が悪くなる。
このため、エレクトロマイグレーションによる断線が生
じ易個］、配線の信頼性が著しく低下する等の問題があ
った。
じ易個］、配線の信頼性が著しく低下する等の問題があ
った。
本発明の目的は、Ａｔ膜やＡｔ合金膜等からなる配線層
のヒロックの発生を抑制し、剛エレクトロマイグレーシ
ョン特性を向上させると共に微細な接続孔に対しても高
い信頼性を有する配線層を実現し得る半導体装置の製造
方法を提供することにある。
のヒロックの発生を抑制し、剛エレクトロマイグレーシ
ョン特性を向上させると共に微細な接続孔に対しても高
い信頼性を有する配線層を実現し得る半導体装置の製造
方法を提供することにある。
本発明の骨子は、配線層の表面を高融点金属によって被
覆することにある。
覆することにある。
すなわち本発明は、半導体装置の製造方法において、Ａ
ｔＨＪ？Ａｔ合金膜等を所楚の配線パターンに加工した
後、該配線パターンの露出表面にのみ高融点金屑薄膜を
選択気相成長によって形成せしめるようにした方法であ
る。
ｔＨＪ？Ａｔ合金膜等を所楚の配線パターンに加工した
後、該配線パターンの露出表面にのみ高融点金屑薄膜を
選択気相成長によって形成せしめるようにした方法であ
る。
本発明によれば、Ａｔ膜やＡｔ合金膜等からなる配線パ
ターンの露出表面を高融点金属薄膜で完全に被覆してい
るため、Ａｔ配線のヒロック発生を完全に抑制し、耐エ
レクトロマイグレーション特性を大幅に向上することが
できる。しかも、高融点金属薄膜を気相成長法によって
形成するため、微細な接続孔のＡＡ配綜上にも一様な厚
さに高融点薄膜を被着することができ、接続部での配線
の信頼性が大幅に改善できる。さらに、高融点金属はＡ
ｔに比べて耐食性に優れているため、配線の副食性も改
善できる。したがって、化わ′Ｊ性の高い微細なＡｔ配
線を形成することができ、半導体製造技術分野における
有用性は絶大である。
ターンの露出表面を高融点金属薄膜で完全に被覆してい
るため、Ａｔ配線のヒロック発生を完全に抑制し、耐エ
レクトロマイグレーション特性を大幅に向上することが
できる。しかも、高融点金属薄膜を気相成長法によって
形成するため、微細な接続孔のＡＡ配綜上にも一様な厚
さに高融点薄膜を被着することができ、接続部での配線
の信頼性が大幅に改善できる。さらに、高融点金属はＡ
ｔに比べて耐食性に優れているため、配線の副食性も改
善できる。したがって、化わ′Ｊ性の高い微細なＡｔ配
線を形成することができ、半導体製造技術分野における
有用性は絶大である。
以下、本発明の詳細を図示の実施例によって説明する。
第２図（ａ）〜（ｃ）は本発明の一実施例に係わる半導
体装置製造を示す断面図である。先ず、第２（、）に示
す如く、例えはｐ形シリコン基板２１の所定領域に砒素
（Ａｓ）等の不純物をイオン注入して熱処理を行ないｎ
型拡散層２２を形成した仮、全面に絶縁膜２３として例
えば５ｌｏ２膜或いはＰＳＧ膜（リンシリケートガラス
）を気相成長法力とによシ被着する。続いて、この絶縁
膜２３の所定個所に写真食刻法及び反応性イオンエツチ
ング法を用いコンタクトホール２４をアケ、Ａｔ膜（着
しくはＡｔを主成分とするＣｕ或いはＳｉとのＡｔ合金
膜）２５をスパッタ法によ、９０．５〜１．０〔μｍ〕
の厚□さで形成し、写真食刻法と反応イオンエツチング
法とによりＡｔ膜２５を所定の配線パターンに加工する
。
体装置製造を示す断面図である。先ず、第２（、）に示
す如く、例えはｐ形シリコン基板２１の所定領域に砒素
（Ａｓ）等の不純物をイオン注入して熱処理を行ないｎ
型拡散層２２を形成した仮、全面に絶縁膜２３として例
えば５ｌｏ２膜或いはＰＳＧ膜（リンシリケートガラス
）を気相成長法力とによシ被着する。続いて、この絶縁
膜２３の所定個所に写真食刻法及び反応性イオンエツチ
ング法を用いコンタクトホール２４をアケ、Ａｔ膜（着
しくはＡｔを主成分とするＣｕ或いはＳｉとのＡｔ合金
膜）２５をスパッタ法によ、９０．５〜１．０〔μｍ〕
の厚□さで形成し、写真食刻法と反応イオンエツチング
法とによりＡｔ膜２５を所定の配線パターンに加工する
。
次いで、第２図（ｂ）に示す如（Ａｔ配線パターンの露
出表面のみに、例えば六弗化タングステン（Ｗ６）ガス
とＨ２ガスを用いた気相成長法にょ９ タンガスｆ ｙ
（Ｗ） 膜２６ ヲ２００〜２０００ＣＸ：］の厚さ
に被着し、第１の配線層を形成する。この時のＷ膜２６
の被着条件としては基板温度２５０℃〜４００［：ｕ）
、反応炉内の圧力ｌＸｌ０−２〜７６０ （Ｔｏｒｒ
） 、 ＷＦ６ガスの分圧１ ｘ １０−’〜５ ｘ
１０−２（Ｔｏｒｒ ）の範囲が望ましい。また、Ｗ膜
２６を被着する際の基板温度はこの工程でのＡｔヒロッ
クの発生を防止するために３５０Ｃ℃）以下が望ましい
。さらに、Ｗ膜厚を２ｏｏ０１：Ｘ）以上にすると絶縁
Ｍ２３の表面にもＷ粒子が局部的に成長するため、Ｗ膜
厚は２０００［Ｘ）以下が望ましい。
出表面のみに、例えば六弗化タングステン（Ｗ６）ガス
とＨ２ガスを用いた気相成長法にょ９ タンガスｆ ｙ
（Ｗ） 膜２６ ヲ２００〜２０００ＣＸ：］の厚さ
に被着し、第１の配線層を形成する。この時のＷ膜２６
の被着条件としては基板温度２５０℃〜４００［：ｕ）
、反応炉内の圧力ｌＸｌ０−２〜７６０ （Ｔｏｒｒ
） 、 ＷＦ６ガスの分圧１ ｘ １０−’〜５ ｘ
１０−２（Ｔｏｒｒ ）の範囲が望ましい。また、Ｗ膜
２６を被着する際の基板温度はこの工程でのＡｔヒロッ
クの発生を防止するために３５０Ｃ℃）以下が望ましい
。さらに、Ｗ膜厚を２ｏｏ０１：Ｘ）以上にすると絶縁
Ｍ２３の表面にもＷ粒子が局部的に成長するため、Ｗ膜
厚は２０００［Ｘ）以下が望ましい。
次に、第２図（、）に示す如く第１の配線層上に層間絶
島膜２７として例えばプラズマＣＶＤ法などによシＳｉ
Ｏ□膜２２を０．８〜１〔μｍ〕形成後、写真食刻法と
反応性イオンエツチング法とによシスルーホール２８を
設ける。続いて、第１層Ａｔ配線パターンを形成したの
と同様にして、第２層Ａｔ配線パターンを形成する。か
くして２層Ａｔ配線構造が実現されることになる。尚第
２図中２９はＡｔ膜３０はＷ膜を示している。
島膜２７として例えばプラズマＣＶＤ法などによシＳｉ
Ｏ□膜２２を０．８〜１〔μｍ〕形成後、写真食刻法と
反応性イオンエツチング法とによシスルーホール２８を
設ける。続いて、第１層Ａｔ配線パターンを形成したの
と同様にして、第２層Ａｔ配線パターンを形成する。か
くして２層Ａｔ配線構造が実現されることになる。尚第
２図中２９はＡｔ膜３０はＷ膜を示している。
このようにして得られた２層Ａｔ配線構造は第１層目の
配線層上にヒロックが生じないため配線層間の電気的絶
縁性は破壊電圧が６００〜ＳＯＯ〔■〕、リーク電流が
Ｉ Ｘ １０−１３（Ａ）以下（２０Ｖ印加において）
で、従来のものに比して大幅に改善された。また、この
ヒロックの防止によって眉間絶縁膜のクラック等の欠陥
もなくなシ、さらにＡｔの露出表面全体を完全にＷ膜で
被覆しているため、配線の腐食などの不良も全くなくな
った。ｔた、エレクトロマイグレーションにより生ずる
断線不良も大幅に改善され、配線寿命が従来に比べて約
１桁長くなり、ｉ Ｃｐｔｎ〕の微細配線幅での信頼性
が飛躍的に向上した。これはＡｔを・ぐターンユング後
に被覆特性の優れた気相成長法によシＡｔ表面を一様な
厚さのＷ膜で被覆している効果が、１〔μｍ〕と言う微
細配線部及び１〔μｍ口〕の微細コンタクトホール、ス
ルーホール部で顕著に現われることによる。
配線層上にヒロックが生じないため配線層間の電気的絶
縁性は破壊電圧が６００〜ＳＯＯ〔■〕、リーク電流が
Ｉ Ｘ １０−１３（Ａ）以下（２０Ｖ印加において）
で、従来のものに比して大幅に改善された。また、この
ヒロックの防止によって眉間絶縁膜のクラック等の欠陥
もなくなシ、さらにＡｔの露出表面全体を完全にＷ膜で
被覆しているため、配線の腐食などの不良も全くなくな
った。ｔた、エレクトロマイグレーションにより生ずる
断線不良も大幅に改善され、配線寿命が従来に比べて約
１桁長くなり、ｉ Ｃｐｔｎ〕の微細配線幅での信頼性
が飛躍的に向上した。これはＡｔを・ぐターンユング後
に被覆特性の優れた気相成長法によシＡｔ表面を一様な
厚さのＷ膜で被覆している効果が、１〔μｍ〕と言う微
細配線部及び１〔μｍ口〕の微細コンタクトホール、ス
ルーホール部で顕著に現われることによる。
なお、本発明は上述した実施例に限定されるものではな
い。例えに、上記実施例では２層配線について述べたが
１層配線或いは３層以上の多層配線に適用しても同様な
効果が得られる。
い。例えに、上記実施例では２層配線について述べたが
１層配線或いは３層以上の多層配線に適用しても同様な
効果が得られる。
また、配線材料はＡｔに限るものではなく、Ａｔを主成
分とするＡｔ合金展であってもよい。また、上記実施例
では高融点金属膜としてＷＦ６ガスによるＷ膜の気相成
長を用いた場合について説明したが、モリブデン（Ｍｏ
）、ニオブ（Ｎｂ）、タンタル（Ｔａ）或いはチタン（
Ｔｉ）の弗化物による気相成長膜を用いても同様の効果
が得られる。
分とするＡｔ合金展であってもよい。また、上記実施例
では高融点金属膜としてＷＦ６ガスによるＷ膜の気相成
長を用いた場合について説明したが、モリブデン（Ｍｏ
）、ニオブ（Ｎｂ）、タンタル（Ｔａ）或いはチタン（
Ｔｉ）の弗化物による気相成長膜を用いても同様の効果
が得られる。
さらに、これらの金属の塩化物を利用してもよい。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
第１図は従来の製造方法による素子構造を示す断面図、
第２図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程断面図である。 １１．２１・・シリコン基板、１２．２２・・・拡散層
、１３．２３・・・絶縁膜、１４．２４・・・コンタク
トホール、１５．１８．２５．２９・・・Ａｔ膜、１６
゜２７・・・層間１１１！！緑膜、１７．２８・・・ス
ルーホール、２６．３０・・・Ｗ膜。
第２図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程断面図である。 １１．２１・・シリコン基板、１２．２２・・・拡散層
、１３．２３・・・絶縁膜、１４．２４・・・コンタク
トホール、１５．１８．２５．２９・・・Ａｔ膜、１６
゜２７・・・層間１１１！！緑膜、１７．２８・・・ス
ルーホール、２６．３０・・・Ｗ膜。
Claims (2)
- （１）アルミニウム膜若しくはアルミニウムを主成分と
する合金膜からなる配線層を有する半導体装置の製造方
法において、前記配線層の表面を選択気相成長法によっ
て形成した高、融点金属薄膜で完全に被覆したことを特
徴とする半導体装置の製造方法。 - （２） 前記高融点金属膜として、Ｗ、 Ｍｏ、Ｎｂ、
Ｔａ或いはＴｉｉ用いることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152649A JPS6043858A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152649A JPS6043858A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043858A true JPS6043858A (ja) | 1985-03-08 |
Family
ID=15545032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152649A Pending JPS6043858A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043858A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290153A (ja) * | 1986-06-06 | 1987-12-17 | Yokogawa Hewlett Packard Ltd | 多レベル金属集積回路の製造方法 |
| JPS62291948A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 金属薄膜配線およびその製造方法 |
| JPS63133648A (ja) * | 1986-11-10 | 1988-06-06 | エイ・ティ・アンド・ティ・コーポレーション | タングステン被覆法 |
| JPS63185045A (ja) * | 1987-01-28 | 1988-07-30 | Mitsui Mining & Smelting Co Ltd | 導電膜回路 |
| JPS63318139A (ja) * | 1987-06-19 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 金属薄膜配線 |
| JPS648645A (en) * | 1987-06-30 | 1989-01-12 | Nec Corp | Semiconductor integrated circuit |
| JPS6451445A (en) * | 1987-08-21 | 1989-02-27 | Toyo Boseki | Porous polyester chip |
| JPH01501985A (ja) * | 1986-07-31 | 1989-07-06 | アメリカン テレフォン アンド テレグラフ カムパニー | 改良メタライゼーションを有する半導体デバイス |
| JPH0235753A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02168651A (ja) * | 1988-12-21 | 1990-06-28 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH02184824A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH02312236A (ja) * | 1989-05-26 | 1990-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH0372318A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467766A (en) * | 1977-11-10 | 1979-05-31 | Toshiba Corp | Semiconductor device |
| JPS5979550A (ja) * | 1982-10-29 | 1984-05-08 | Hitachi Ltd | 配線構造体の製造方法 |
-
1983
- 1983-08-22 JP JP58152649A patent/JPS6043858A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467766A (en) * | 1977-11-10 | 1979-05-31 | Toshiba Corp | Semiconductor device |
| JPS5979550A (ja) * | 1982-10-29 | 1984-05-08 | Hitachi Ltd | 配線構造体の製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290153A (ja) * | 1986-06-06 | 1987-12-17 | Yokogawa Hewlett Packard Ltd | 多レベル金属集積回路の製造方法 |
| JPS62291948A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 金属薄膜配線およびその製造方法 |
| JPH01501985A (ja) * | 1986-07-31 | 1989-07-06 | アメリカン テレフォン アンド テレグラフ カムパニー | 改良メタライゼーションを有する半導体デバイス |
| JPS63133648A (ja) * | 1986-11-10 | 1988-06-06 | エイ・ティ・アンド・ティ・コーポレーション | タングステン被覆法 |
| JPS63185045A (ja) * | 1987-01-28 | 1988-07-30 | Mitsui Mining & Smelting Co Ltd | 導電膜回路 |
| JPS63318139A (ja) * | 1987-06-19 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 金属薄膜配線 |
| JPS648645A (en) * | 1987-06-30 | 1989-01-12 | Nec Corp | Semiconductor integrated circuit |
| JPS6451445A (en) * | 1987-08-21 | 1989-02-27 | Toyo Boseki | Porous polyester chip |
| JPH0235753A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02168651A (ja) * | 1988-12-21 | 1990-06-28 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH02184824A (ja) * | 1989-01-10 | 1990-07-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| JPH02312236A (ja) * | 1989-05-26 | 1990-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH0372318A (ja) * | 1989-08-11 | 1991-03-27 | Sharp Corp | アクティブマトリクス表示装置 |
| JP2009224485A (ja) * | 2008-03-14 | 2009-10-01 | Toyota Central R&D Labs Inc | ダイオードとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| KR910002455B1 (ko) | 반도체장치 제조방법 | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JPH03119727A (ja) | 半導体装置及びその製造方法 | |
| JPS6043858A (ja) | 半導体装置の製造方法 | |
| US5911857A (en) | Method for forming metal wiring of semiconductor devices | |
| US4975389A (en) | Aluminum metallization for semiconductor devices | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| US5243221A (en) | Aluminum metallization doped with iron and copper to prevent electromigration | |
| CN1231510A (zh) | 去除氮化硅保护层针孔的方法 | |
| EP0275299A1 (en) | Semiconductor devices having improved metallization | |
| JPH0228253B2 (ja) | ||
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JP2997371B2 (ja) | 集積回路装置 | |
| JP2830540B2 (ja) | 多層配線の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| US4992152A (en) | Reducing hillocking in aluminum layers formed on substrates | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| KR0150989B1 (ko) | 반도체소자 배선 형성방법 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| JPH07201779A (ja) | 電極配線およびその形成方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| KR100240268B1 (ko) | 반도체 장치의 알루미늄 합금 배선 형성방법 | |
| JPS6146051A (ja) | 配線方法 | |
| JPS59220919A (ja) | 半導体装置の製造方法 |