JPS6043997A - スピ−チプロセツサ - Google Patents
スピ−チプロセツサInfo
- Publication number
- JPS6043997A JPS6043997A JP15289683A JP15289683A JPS6043997A JP S6043997 A JPS6043997 A JP S6043997A JP 15289683 A JP15289683 A JP 15289683A JP 15289683 A JP15289683 A JP 15289683A JP S6043997 A JPS6043997 A JP S6043997A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- variable gain
- peak level
- circuit
- speech processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005236 sound signal Effects 0.000 claims abstract description 19
- 230000003111 delayed effect Effects 0.000 claims abstract description 6
- 230000003321 amplification Effects 0.000 claims 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims 3
- 238000000034 method Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009118 appropriate response Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Circuit For Audible Band Transducer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に1、スピーチプロセッサに係わシ、特に音7”
(a′号のピークレベルを処理するスピーチプロセッ
サに関する。
(a′号のピークレベルを処理するスピーチプロセッ
サに関する。
一般にスピーチプロセッサは無線通信機の音声波形を処
理するため送信回路に設けられる。送信回路は音声周波
を処理するAF回路と、変調周波を処理するRF回路に
分類され、音声周波に係わるスピーチプロセッサiAF
スピーチプロセツザ、変調周波に係わるスピーチプロセ
ッサをRFスピーチプロセッサと云う。RFスピーチプ
ロセツザは変調周波のうち特にSSB信号の平均電力を
減少させないために有効な回路で通常はリミツタアンノ
を主要構成回路とし、SSB信号を一定払幅でクリップ
する。SSB信号の処理にはクリスタルフィルタまたは
セラミックフィルタ等からなるSSBフィルタが必要で
あり、SSBフィルタによシネ要なスプリアスを除去す
る。また、AFスピーチグロセツサは第1図に示す如く
マイクロホン1、可変利得垢幅器2および自動レベル制
御回路6から構成される。マイクロホン1から入力され
る音声信号は振幅および持続時間に規則性がなく、無信
号から急に振幅の大きな大信号となったり、大信号から
振幅の小さい小信号へ雁移することもある。
理するため送信回路に設けられる。送信回路は音声周波
を処理するAF回路と、変調周波を処理するRF回路に
分類され、音声周波に係わるスピーチプロセッサiAF
スピーチプロセツザ、変調周波に係わるスピーチプロセ
ッサをRFスピーチプロセッサと云う。RFスピーチプ
ロセツザは変調周波のうち特にSSB信号の平均電力を
減少させないために有効な回路で通常はリミツタアンノ
を主要構成回路とし、SSB信号を一定払幅でクリップ
する。SSB信号の処理にはクリスタルフィルタまたは
セラミックフィルタ等からなるSSBフィルタが必要で
あり、SSBフィルタによシネ要なスプリアスを除去す
る。また、AFスピーチグロセツサは第1図に示す如く
マイクロホン1、可変利得垢幅器2および自動レベル制
御回路6から構成される。マイクロホン1から入力され
る音声信号は振幅および持続時間に規則性がなく、無信
号から急に振幅の大きな大信号となったり、大信号から
振幅の小さい小信号へ雁移することもある。
自動レベル’n1lJ御回路6はピークレベルを検出す
るとレベル制御信号を可変利得増幅器2へ送出し可変利
得増幅器2の利イ七をコントロールする。この/こめピ
ークレベルに係わる音声信号の利得は減少し一定振幅以
下に抑圧される。第1図中符号3゜4はアンプで咥ハ信
号は端子5を介して後段のRB’回路(図示されてガい
)に送出され送信終段部からアンテナへ;’j]周波送
信電力として出力される。
るとレベル制御信号を可変利得増幅器2へ送出し可変利
得増幅器2の利イ七をコントロールする。この/こめピ
ークレベルに係わる音声信号の利得は減少し一定振幅以
下に抑圧される。第1図中符号3゜4はアンプで咥ハ信
号は端子5を介して後段のRB’回路(図示されてガい
)に送出され送信終段部からアンテナへ;’j]周波送
信電力として出力される。
上述した従来のスピーチプロセッサのうち音声周波全処
理するAFスピーチプロセッサは一種の迎帰還ループで
あるから適当な時定数を選べば処理の高声(M号に対し
適切なレスポンス特性を得ることができる。しかし、瞬
間的な大信号に対し一〇はピークレベルの検出およびレ
ベル制御信号の生J)’i 、レベル制御信月に対する
可変利得増幅器の司ター利得動作等の魚移過程があるの
で負帰還ループの哨定数を零としても大信号の部分をコ
ントロールできない欠点を有している。
理するAFスピーチプロセッサは一種の迎帰還ループで
あるから適当な時定数を選べば処理の高声(M号に対し
適切なレスポンス特性を得ることができる。しかし、瞬
間的な大信号に対し一〇はピークレベルの検出およびレ
ベル制御信号の生J)’i 、レベル制御信月に対する
可変利得増幅器の司ター利得動作等の魚移過程があるの
で負帰還ループの哨定数を零としても大信号の部分をコ
ントロールできない欠点を有している。
本丸間カーは上述した点にかんがみなされたもので瞬間
的な大入力信号に対する利得をさげレベル変化に対し音
声波形を歪ませないスピーチプロセッサを提供すること
を目的とする。
的な大入力信号に対する利得をさげレベル変化に対し音
声波形を歪ませないスピーチプロセッサを提供すること
を目的とする。
以下、本発明によるスピーチプロセッサの一実施例を第
2図にしたがって詳述する。
2図にしたがって詳述する。
第2図において7はアナログ遅延回路でありMOSFE
T 等からなるパケットブリゲートデバイス(BBD
)で形成され電荷転送用のクロックパルス発生回路7a
からクロック信号を供給され、マイクロホン1からアン
プ3を介して入力された音声信号を遅延させ可変利得増
幅器2へ出力する。
T 等からなるパケットブリゲートデバイス(BBD
)で形成され電荷転送用のクロックパルス発生回路7a
からクロック信号を供給され、マイクロホン1からアン
プ3を介して入力された音声信号を遅延させ可変利得増
幅器2へ出力する。
ピークレベル制御回路8はピーク検出器9および時定数
回路10で構成される。ピークレベル制御回路8のピー
ク検出器9の入側はアナログ遅延回路70入側と接続さ
れ、入力される音声信号が所定のピークレベル以上にな
ったか否かを検出する。ピークレベルが検出されたとき
はレベル制御信号を時定数回路10を経由して可変利得
増幅器2へ送出する。
回路10で構成される。ピークレベル制御回路8のピー
ク検出器9の入側はアナログ遅延回路70入側と接続さ
れ、入力される音声信号が所定のピークレベル以上にな
ったか否かを検出する。ピークレベルが検出されたとき
はレベル制御信号を時定数回路10を経由して可変利得
増幅器2へ送出する。
ここで、第2図a点の音声信号が第3図aに示す波形で
マイクロホン1から出力されるとb点のθ2形は第3図
すに示す波形となる。このためアナログ遅延回路7の出
力側の0点にはb点の波形と同形の遅延された波形が第
3図Cに示すように現わルる。一方第3図すに示す波形
のうち大信号の1.1S分のピークレベルを検出したピ
ーク検出器9は出力[11jのd点へ第:3図dに示す
レベル制御信号を出力する。このレベル制御信号は時定
数回路10を経由するのでe点の波形は第3図eに示す
位置−土で移動し、司−変利得増幅器2の制御側へ送ら
れる このため、大信号の部分のピークレベルの振11
11□〜は圧縮され可変利得増幅器2の出力側のf点の
波形は第3図fに示す波形となる。圧縮を受ける部分は
大信号の部分に限られるので、他の部分に対するオ!I
;1υは!till glされない。なお、制御を受け
る0点の大信号の部分とe点におけるレベル制御信号の
フェイズを一致させるにはクロックツ9ルス発4ト回路
7aから出力されるクロック信号の周波数を袖正すれは
よい。
マイクロホン1から出力されるとb点のθ2形は第3図
すに示す波形となる。このためアナログ遅延回路7の出
力側の0点にはb点の波形と同形の遅延された波形が第
3図Cに示すように現わルる。一方第3図すに示す波形
のうち大信号の1.1S分のピークレベルを検出したピ
ーク検出器9は出力[11jのd点へ第:3図dに示す
レベル制御信号を出力する。このレベル制御信号は時定
数回路10を経由するのでe点の波形は第3図eに示す
位置−土で移動し、司−変利得増幅器2の制御側へ送ら
れる このため、大信号の部分のピークレベルの振11
11□〜は圧縮され可変利得増幅器2の出力側のf点の
波形は第3図fに示す波形となる。圧縮を受ける部分は
大信号の部分に限られるので、他の部分に対するオ!I
;1υは!till glされない。なお、制御を受け
る0点の大信号の部分とe点におけるレベル制御信号の
フェイズを一致させるにはクロックツ9ルス発4ト回路
7aから出力されるクロック信号の周波数を袖正すれは
よい。
本発明になるスピーチプロセッサは音? 48号を遅延
するアナログ遅延回路と、音声信号のピークレベルを検
出して遅延した音声信号に対応したレベル制御信号を生
成するピークレベル制御手段とを具備した構成としであ
るため、音声信号の大信号部分とレベル制御信号のフェ
イズが一致するところに特長を有している。このため、
無線通信機の送信回路等に適用した場合各段のレベルマ
ージンが得られ、送信終段部の限界レベルで最大信号時
の音声信号をカバーでき、かつ服小信号時に対しても十
分な高周波送信電力を生成できる効果かめる。
するアナログ遅延回路と、音声信号のピークレベルを検
出して遅延した音声信号に対応したレベル制御信号を生
成するピークレベル制御手段とを具備した構成としであ
るため、音声信号の大信号部分とレベル制御信号のフェ
イズが一致するところに特長を有している。このため、
無線通信機の送信回路等に適用した場合各段のレベルマ
ージンが得られ、送信終段部の限界レベルで最大信号時
の音声信号をカバーでき、かつ服小信号時に対しても十
分な高周波送信電力を生成できる効果かめる。
【図面の簡単な説明】
第1図は従来のスピーチプロセッサのブロック図、第2
図は本発明になるスピーチプロセッサのブロック図、第
3図は第2図の各部波形を示す波形図である。図中符号
1はマイクロホン、2は可変利得増1−器、3,4はア
ンプ、5は端子、7はアナログ遅延回路、7aはクロッ
クパルス発生回路、8はピークレベル制御回路、9はピ
ーク検出器、10は時定数回路である。 第1図 第2図 第 3 図 f□− 587−
図は本発明になるスピーチプロセッサのブロック図、第
3図は第2図の各部波形を示す波形図である。図中符号
1はマイクロホン、2は可変利得増1−器、3,4はア
ンプ、5は端子、7はアナログ遅延回路、7aはクロッ
クパルス発生回路、8はピークレベル制御回路、9はピ
ーク検出器、10は時定数回路である。 第1図 第2図 第 3 図 f□− 587−
Claims (1)
- 1 マイクロホンと、前記マイクロホンから出力される
音声信号を増幅する可変利得増幅手段と、上’a己”]
変利得増幅手段の利得を制御する自動レベルfitfl
?ii1手段とを具備したスピーチプロセッサにおい
て、上記音声信号を遅延するアナログ遅延手段と、上記
アナログ遅延手段で遅延した音声信号を入力される上記
可変利得増幅手段と、上記音声信号のピークレベルを検
出し上記遅延した音声信号に対応したレベル制御信号を
生成するピークレベル巾111i11手段と、全具備し
音声信号のピークレベルf:1lill rtllする
よう構成したことを特徴とするスピーチプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15289683A JPS6043997A (ja) | 1983-08-22 | 1983-08-22 | スピ−チプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15289683A JPS6043997A (ja) | 1983-08-22 | 1983-08-22 | スピ−チプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6043997A true JPS6043997A (ja) | 1985-03-08 |
Family
ID=15550496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15289683A Pending JPS6043997A (ja) | 1983-08-22 | 1983-08-22 | スピ−チプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043997A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061210A (ja) * | 1973-09-28 | 1975-05-26 | ||
| JPS50114154A (ja) * | 1974-02-16 | 1975-09-06 |
-
1983
- 1983-08-22 JP JP15289683A patent/JPS6043997A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5061210A (ja) * | 1973-09-28 | 1975-05-26 | ||
| JPS50114154A (ja) * | 1974-02-16 | 1975-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4039753A (en) | Singing suppressor device | |
| JPH04129309A (ja) | 増幅回路 | |
| JPS6043997A (ja) | スピ−チプロセツサ | |
| US4093820A (en) | Electronic echo generation equipment | |
| JPH05226943A (ja) | パワーアンプ装置 | |
| JP3819965B2 (ja) | 送信回路とその送信電力自動調整方法 | |
| JP2788738B2 (ja) | フルブレークイン方式及び回路 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JP2991576B2 (ja) | 特定小電力トランシーバ用スケルチ信号発生装置 | |
| JP2640552B2 (ja) | 音声信号出力装置 | |
| JPH0135560B2 (ja) | ||
| JPH0358510A (ja) | 増幅装置および送信電力制御装置 | |
| JPH03214932A (ja) | 受信装置 | |
| JPS6482890A (en) | Sound output device | |
| JPH0148687B2 (ja) | ||
| JPH03280697A (ja) | ハウリング除去装置 | |
| JPH08125580A (ja) | スペクトラム拡散信号受信装置 | |
| JPS5472611A (en) | Squelch control system | |
| JPH11284524A (ja) | 無線機 | |
| JPS6113645B2 (ja) | ||
| JPS5856880B2 (ja) | オンセイ ノ ヘンセイソウチ | |
| JPH047917A (ja) | 送信電力制御回路 | |
| JPS63232506A (ja) | 振幅変調装置 | |
| JPH0427207A (ja) | オーディオ信号処理回路 | |
| JPS62104230A (ja) | タイミング回路 |