JPS6044700B2 - 構成エラ−検出装置 - Google Patents
構成エラ−検出装置Info
- Publication number
- JPS6044700B2 JPS6044700B2 JP53029964A JP2996478A JPS6044700B2 JP S6044700 B2 JPS6044700 B2 JP S6044700B2 JP 53029964 A JP53029964 A JP 53029964A JP 2996478 A JP2996478 A JP 2996478A JP S6044700 B2 JPS6044700 B2 JP S6044700B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- signal
- configuration error
- additional function
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はマイクロプログラム制御装置の構成エラー検
出装置に関するものてある。
出装置に関するものてある。
マイクロプログラム制御の計算機における制御メモリ
の容量は、機能の複雑さ、多様化及び診断機能の拡大等
により増々大きくなる傾向にある。
の容量は、機能の複雑さ、多様化及び診断機能の拡大等
により増々大きくなる傾向にある。
磁気テープ記憶装置の例では８００ＢＰＩ）１６００Ｂ
ＰＩ、６２５ＯＢＰＩ）及ひ７トラック５５巾ＰＩ等の
記録方式があり、該種々の機能の構成法は使用者によつ
て選択され、一般には全てが一様に付加される訳ではな
い。使用者が機能の追加を必要とした場合、該機能に関
して追加が可能な構成としておくのが望ましい。マイク
ロプログラム制御の計算機においては該追加構成機能は
マイクロプログラムと論理回路の追加による場合があり
、両者の構成が合つていないと誤動作を起すことになる
。 本発明の目的とするところは、マイクロプログラム
制御の計算機において、その計算機の構成によつてマイ
クロプログラム及び論理回路が追加される時、両者の構
成が合つているかを検査し、これにより、誤つて構成に
おける装置の誤動作を防止することにある。
ＰＩ、６２５ＯＢＰＩ）及ひ７トラック５５巾ＰＩ等の
記録方式があり、該種々の機能の構成法は使用者によつ
て選択され、一般には全てが一様に付加される訳ではな
い。使用者が機能の追加を必要とした場合、該機能に関
して追加が可能な構成としておくのが望ましい。マイク
ロプログラム制御の計算機においては該追加構成機能は
マイクロプログラムと論理回路の追加による場合があり
、両者の構成が合つていないと誤動作を起すことになる
。 本発明の目的とするところは、マイクロプログラム
制御の計算機において、その計算機の構成によつてマイ
クロプログラム及び論理回路が追加される時、両者の構
成が合つているかを検査し、これにより、誤つて構成に
おける装置の誤動作を防止することにある。
次に本発明の実施例につき図面を用いて詳細に説明す
る。
る。
第１図は本発明によるマイクロプログラム制御装置の構
成エラー検出装置の一実施例である。図において、１は
計算機の追加機能を構成するパッケージで、この出力ピ
ンの一つはアース接続され、計算機の構成が物理的に分
るようになつている。２は追加機能信号３を’“Ｈ’’
（高）レベルにするための抵抗からなる回路で、パッケ
ージ１が有る時、信号３は’’Ｌ’’（低）レベルに、
無い時ａfＨ’’レベルになる。
成エラー検出装置の一実施例である。図において、１は
計算機の追加機能を構成するパッケージで、この出力ピ
ンの一つはアース接続され、計算機の構成が物理的に分
るようになつている。２は追加機能信号３を’“Ｈ’’
（高）レベルにするための抵抗からなる回路で、パッケ
ージ１が有る時、信号３は’’Ｌ’’（低）レベルに、
無い時ａfＨ’’レベルになる。
４はイクスクルシブオア回路等からなる比較回路、５は
マイクロプログラムを格納する制御メモリ６は制御メモ
リの所定のアドレスのマイクロプログラムをメモリレジ
スタ７に読出するためのアドレスレジスタ、８はアドレ
スレジスタ６の一部の出力信号からなるアドレス信号、
９は構成エラー信号である。
マイクロプログラムを格納する制御メモリ６は制御メモ
リの所定のアドレスのマイクロプログラムをメモリレジ
スタ７に読出するためのアドレスレジスタ、８はアドレ
スレジスタ６の一部の出力信号からなるアドレス信号、
９は構成エラー信号である。
第２図は本発明による比較回路４の一実施例である。
図において、制御メモリ５の容量が正ワ−ドから成る計
算機において、追加機能のマイクロプログラムが最後の
１Ｋワードに書込まれている楊合、アドレスレジスタ６
の上位２ビツトがアドレス信号８となり、追加機能信号
３とイクスクルシブオア回路１０， １０で比較される
。例えばアドレスレジスタ６の内容が（ＥＸＸ）１６（
２進数では１１１１ＸＸＸＸＸＸＸＸ）の如く追加機能
のマイクロプログラムを指定した時、追加機能信号パツ
ケージ１が無く追加機能信号３が“Ｈ゛レベルであると
、イクスクルシブオア回路１０， １０とアンド回路１
２により構成エラー信号９が出力される。この結果マイ
クロプログラムとの実行を中止し誤動作を防止すること
が出来る。アンド回路１１は比較回路４の出力を追加機
能信号のマイクロプログラムを指定した時のみ有効にす
る。使宜上、第１図、第２図では追加機能信号３をーつ
のパツケージのみで構成したが、追加機能の有無を示す
ものであれば複数パツケージ及び別の手段であつてもよ
い。 以上述べた如き構成であるから、本発明にあつて
は次の如き効果が得られる。
図において、制御メモリ５の容量が正ワ−ドから成る計
算機において、追加機能のマイクロプログラムが最後の
１Ｋワードに書込まれている楊合、アドレスレジスタ６
の上位２ビツトがアドレス信号８となり、追加機能信号
３とイクスクルシブオア回路１０， １０で比較される
。例えばアドレスレジスタ６の内容が（ＥＸＸ）１６（
２進数では１１１１ＸＸＸＸＸＸＸＸ）の如く追加機能
のマイクロプログラムを指定した時、追加機能信号パツ
ケージ１が無く追加機能信号３が“Ｈ゛レベルであると
、イクスクルシブオア回路１０， １０とアンド回路１
２により構成エラー信号９が出力される。この結果マイ
クロプログラムとの実行を中止し誤動作を防止すること
が出来る。アンド回路１１は比較回路４の出力を追加機
能信号のマイクロプログラムを指定した時のみ有効にす
る。使宜上、第１図、第２図では追加機能信号３をーつ
のパツケージのみで構成したが、追加機能の有無を示す
ものであれば複数パツケージ及び別の手段であつてもよ
い。 以上述べた如き構成であるから、本発明にあつて
は次の如き効果が得られる。
追加機能のマイクロプログラムを実行するとき、追加機
能のパツケージ等から成る論理回路の有無を比較し、一
致しなければ動作を中止させ誤動作を防ぐことができる
。
能のパツケージ等から成る論理回路の有無を比較し、一
致しなければ動作を中止させ誤動作を防ぐことができる
。
第１図は本発明によるマイクロプログラム構成エラー
検出装置の一実施例を示す図、第２図は比較回路の一実
施例を示す図である。 １・・・・・・追加機能パツケージ、３・・・・・・
追加機能信号、４・・・・・・比較回路、５・・・・・
・制御メモリ、６・・・アドレスレジスタ、７・・・・
・・メモリレジスタ、８・・・・・アドレス信号の一部
、９・・・・・・構成エラー信号。
検出装置の一実施例を示す図、第２図は比較回路の一実
施例を示す図である。 １・・・・・・追加機能パツケージ、３・・・・・・
追加機能信号、４・・・・・・比較回路、５・・・・・
・制御メモリ、６・・・アドレスレジスタ、７・・・・
・・メモリレジスタ、８・・・・・アドレス信号の一部
、９・・・・・・構成エラー信号。
Claims (1)
- １ マイクロプログラムにより制御される制御装置であ
つて、複数のマイクロプログラムを格納した制御メモリ
から所定のマイクロプログラムを読み出し、該プログラ
ム対応のパッケージが装着される制御装置において、該
マイクロプログラム対応のパッケージに応じた追加機能
信号を発生する信号発生回路と、前記複数のマイクロプ
ログラム対応のアドレスを格納するアドレスレジスタと
、該アドレスの先頭の２ビット信号と追加機能信号とを
比較する比較回路とを備え、該比較による一致が取れな
かつた場合にマイクロプログラム制御装置の構成エラー
とすることを特徴とするマイクロプログラム制御装置の
構成エラー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53029964A JPS6044700B2 (ja) | 1978-03-17 | 1978-03-17 | 構成エラ−検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53029964A JPS6044700B2 (ja) | 1978-03-17 | 1978-03-17 | 構成エラ−検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54123849A JPS54123849A (en) | 1979-09-26 |
| JPS6044700B2 true JPS6044700B2 (ja) | 1985-10-04 |
Family
ID=12290643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53029964A Expired JPS6044700B2 (ja) | 1978-03-17 | 1978-03-17 | 構成エラ−検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6044700B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5836442Y2 (ja) * | 1980-06-26 | 1983-08-16 | 株式会社 栄興社 | インゴツト供給装置 |
| JPS5715500A (en) * | 1980-07-01 | 1982-01-26 | Fujitsu Ltd | Runaway protecting circuit |
| JPS582919A (ja) * | 1981-06-30 | 1983-01-08 | Anritsu Corp | 電子機器の接続検出回路 |
| JPH0727478B2 (ja) * | 1985-08-13 | 1995-03-29 | 日本電気株式会社 | 情報処理周辺装置付加機能チェック方式 |
| US4675769A (en) * | 1985-11-15 | 1987-06-23 | Data General Corporation | Electronic board identification |
-
1978
- 1978-03-17 JP JP53029964A patent/JPS6044700B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54123849A (en) | 1979-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11200106B2 (en) | Data integrity for persistent memory systems and the like | |
| US5056009A (en) | IC memory card incorporating software copy protection | |
| KR101685435B1 (ko) | 커맨드/어드레스 레지스터 디바이스 내에 저장된 데이터에의 액세스 | |
| US5226006A (en) | Write protection circuit for use with an electrically alterable non-volatile memory card | |
| WO2009117251A1 (en) | Optimizing storage of common patterns in flash memory | |
| US3576982A (en) | Error tolerant read-only storage system | |
| US5155829A (en) | Memory system and method for protecting the contents of a ROM type memory | |
| US3806716A (en) | Parity error recovery | |
| US5956352A (en) | Adjustable filter for error detecting and correcting system | |
| US3787815A (en) | Apparatus for the detection and correction of errors for a rotational storage device | |
| US5333292A (en) | Microcomputer for selectively accessing non-volatile memory and other storage unit in response to allocated address inputs | |
| US6560573B1 (en) | Storage controller with hardware emulation controller for emulation between control processor and transfer circuitry compatible to different processor | |
| JPS6342294B2 (ja) | ||
| JP2006512630A (ja) | エラー訂正を含むメモリ・サブシステム | |
| JPH0816483A (ja) | メモリ装置の制御方式 | |
| US6218821B1 (en) | Computer storage system incorporating marginable power supply and power-up bypass circuit | |
| US6839782B1 (en) | Computer storage system incorporating on-board EEPROMS containing product data | |
| JPS6130301B2 (ja) | ||
| US6539492B1 (en) | System and method for maintaining synchronization in a computer storage system | |
| US6915394B1 (en) | Microprocessor interface | |
| JPS6314440B2 (ja) | ||
| JPH0334196A (ja) | 不揮発性メモリ回路 | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPS6011949A (ja) | デ−タ処理システム |