JPS6045041A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS6045041A JPS6045041A JP58152707A JP15270783A JPS6045041A JP S6045041 A JPS6045041 A JP S6045041A JP 58152707 A JP58152707 A JP 58152707A JP 15270783 A JP15270783 A JP 15270783A JP S6045041 A JPS6045041 A JP S6045041A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- bump
- bonding
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置のテープ自動ポンチインク（ＴＡＢ
）の為の突起電極（バンプ）の改良に関するものである
。
）の為の突起電極（バンプ）の改良に関するものである
。
現在、半導体装置の高密度実装のだめに、テープ自動ボ
ンディング（ＴＡＢ）の技術が使用されている。このた
めに、半導体ウエノｈプロセスでは、ＩＣチップのボン
ティング領域に突起電極（バンプ）を設ける必要がある
。
ンディング（ＴＡＢ）の技術が使用されている。このた
めに、半導体ウエノｈプロセスでは、ＩＣチップのボン
ティング領域に突起電極（バンプ）を設ける必要がある
。
従来のバンプ部の構造と製法は次のようなものであった
。
。
第１図（ａｌ〜（ｅ）は従来の一般的なバンプ形成工程
を示す断面図である。すなわち、まず、第１図１ａ）に
示すように、半導体基板１上のボンディング領域の絶縁
保護膜２をフォトエツチング法により開孔し、ボンディ
ング領域のアルミニウム（Ａｌ） ３を露出させる。次
に、同図（ｂ）に示すように、Ａｌとの接着用金属層４
．中間層であるバリヤ金属層５及び金（Ａｕ）６を全面
に連続的に被着する。次に、同図（Ｃ）に示すように、
フォトレジストパターン７をバンプを形成する部分以外
に形成する。この後、同図ｔｄ）に示すように、フォト
レジストパターン７を保護膜としてＡｕメッキを施し、
所望の高さのＡｕバンブ８を形成する。最後に、同図ｔ
ｅ）に示すように、不要となっだフォトレジストパター
ン７を除去した後、Ａｕ ６ ｖバリヤ金Ｍ層５及び接
着用金属層４を次々とエツチングし、バンプ形成工程を
終了する。
を示す断面図である。すなわち、まず、第１図１ａ）に
示すように、半導体基板１上のボンディング領域の絶縁
保護膜２をフォトエツチング法により開孔し、ボンディ
ング領域のアルミニウム（Ａｌ） ３を露出させる。次
に、同図（ｂ）に示すように、Ａｌとの接着用金属層４
．中間層であるバリヤ金属層５及び金（Ａｕ）６を全面
に連続的に被着する。次に、同図（Ｃ）に示すように、
フォトレジストパターン７をバンプを形成する部分以外
に形成する。この後、同図ｔｄ）に示すように、フォト
レジストパターン７を保護膜としてＡｕメッキを施し、
所望の高さのＡｕバンブ８を形成する。最後に、同図ｔ
ｅ）に示すように、不要となっだフォトレジストパター
ン７を除去した後、Ａｕ ６ ｖバリヤ金Ｍ層５及び接
着用金属層４を次々とエツチングし、バンプ形成工程を
終了する。
第１図（ｅ）に示すような従来のバンプ構造では、ボン
ディング領域のＡ１３の上部ＫｔＭ接、接着接着用金属
層びバリヤ金属層５がＭ Ｎされており、熱圧着ボンデ
ィング時の機械的衝撃やストレスを十分に吸収できず、
ボンディング不良が発生しやすい構造となっている。ボ
ンティング領域の軟らかいＡ１３が一部ボンディング時
の機械的衝撃やストレスを吸収するような役割全果して
いるが不十分であった。
ディング領域のＡ１３の上部ＫｔＭ接、接着接着用金属
層びバリヤ金属層５がＭ Ｎされており、熱圧着ボンデ
ィング時の機械的衝撃やストレスを十分に吸収できず、
ボンディング不良が発生しやすい構造となっている。ボ
ンティング領域の軟らかいＡ１３が一部ボンディング時
の機械的衝撃やストレスを吸収するような役割全果して
いるが不十分であった。
本発明の目的は、前記従来技術の欠点を解消したＴＡＢ
用のバンブ電極およびその製造方法を提供することにめ
る〇 すなわち、本発明は、素子が形成された半導体基板上の
アルミ配線の所定領域に、接着用金属層。
用のバンブ電極およびその製造方法を提供することにめ
る〇 すなわち、本発明は、素子が形成された半導体基板上の
アルミ配線の所定領域に、接着用金属層。
／＜ ｌ）ヤ金属層および金メッキ層からなるバンブ電
極を備える半導体装置において、前記アルミ配線の所定
領域と前記バンブ電極の間にアルミニウム層を設けたこ
とを特徴とする半導体装置である。
極を備える半導体装置において、前記アルミ配線の所定
領域と前記バンブ電極の間にアルミニウム層を設けたこ
とを特徴とする半導体装置である。
また、本発明は素子が形成された半導体基板を被覆する
絶縁膜を開孔してその下のアルミ配線の所定領域を露出
させる工程と、アルミニウム層を全面に被着する工程と
、前記所定領域を含む領域に所定パターンの接着用金属
層およびバリヤ金属層を形成する工程と、前記全面に被
着したアルミニウム層を導電路として前記バリヤ金属層
上に金メッキ層？形成してパンダ電極を形成する工ａを
含むことを特徴とする半導体装置の製造方法である。
絶縁膜を開孔してその下のアルミ配線の所定領域を露出
させる工程と、アルミニウム層を全面に被着する工程と
、前記所定領域を含む領域に所定パターンの接着用金属
層およびバリヤ金属層を形成する工程と、前記全面に被
着したアルミニウム層を導電路として前記バリヤ金属層
上に金メッキ層？形成してパンダ電極を形成する工ａを
含むことを特徴とする半導体装置の製造方法である。
以下、本発明の実施例を図面を参照して説明する。
第２図（ａ）〜（ｆ）は本発明の一実施例を説明する断
面図である。まず、第２図（ａ）に示すように、半導体
基板１上のボンディング領域の絶縁膜２をフォトエツチ
ング法により開孔し、ボンディング領域のＡ４３を露出
させる。次に、同図ｔｂ＞に示すように、Ａ１３’を真
空蒸着法またはスパッタ法にて全面に被着する。ここで
、Ａ１３’は後工程で行うＡｕメッキ（同図（ｅ））時
の電極の役割を果すとともに、最後にはバンプ構造の一
部分として残り、熱圧着ポンディング時に加わる機械的
衝撃やストレスの吸収層となる。Ａｕメッキ時の電極の
役割だ社を考えれば膜厚は数千Ａあれば十分であるが、
ボンディング時の機械的衝撃やストレス吸収層としての
機能を考えると、厚い方が望ましい。また、半導体素子
がＭＯ８型構造の場合、Ａ１３′は素子へのダメージを
与えないスパッタ法にて被着する必要がある。
面図である。まず、第２図（ａ）に示すように、半導体
基板１上のボンディング領域の絶縁膜２をフォトエツチ
ング法により開孔し、ボンディング領域のＡ４３を露出
させる。次に、同図ｔｂ＞に示すように、Ａ１３’を真
空蒸着法またはスパッタ法にて全面に被着する。ここで
、Ａ１３’は後工程で行うＡｕメッキ（同図（ｅ））時
の電極の役割を果すとともに、最後にはバンプ構造の一
部分として残り、熱圧着ポンディング時に加わる機械的
衝撃やストレスの吸収層となる。Ａｕメッキ時の電極の
役割だ社を考えれば膜厚は数千Ａあれば十分であるが、
ボンディング時の機械的衝撃やストレス吸収層としての
機能を考えると、厚い方が望ましい。また、半導体素子
がＭＯ８型構造の場合、Ａ１３′は素子へのダメージを
与えないスパッタ法にて被着する必要がある。
仮に電子ビーム蒸着法でＡ１３’を被着すると、蒸着時
の２次電子等によって素子の電気的特性へ損傷を与え、
約３５０°Ｃ以下の熱処理では回復しなくガる。一方、
バンプ構造の一部にＡｕが合まれると、３５０℃以上の
高温熱処理が不可能になるので電子ビーム蒸着を行った
場合は前述した電気的特性の損傷は回復することができ
ず、不良となるので、スパッタ法によるＡ１３’の被着
が必要である。
の２次電子等によって素子の電気的特性へ損傷を与え、
約３５０°Ｃ以下の熱処理では回復しなくガる。一方、
バンプ構造の一部にＡｕが合まれると、３５０℃以上の
高温熱処理が不可能になるので電子ビーム蒸着を行った
場合は前述した電気的特性の損傷は回復することができ
ず、不良となるので、スパッタ法によるＡ１３’の被着
が必要である。
次に、同図ｔｃ）に示すように、フォトレジスト７をボ
ンデ（ングパッド部以外に通常のフォトプロセス（レジ
スト塗布、プリベーク、露光、現像。
ンデ（ングパッド部以外に通常のフォトプロセス（レジ
スト塗布、プリベーク、露光、現像。
ボストヘーク等）を経て形成する。この後ｓ ’Ｉ ｆ
”’；の接着用金属層４及びＰｔ等のバリヤ金属層５
を連続的に被着する。バリヤ金鳥層５としては、Ｐｔの
他に％Ｐｄ、Ｗ、Ｃｒ等であっても良い。
”’；の接着用金属層４及びＰｔ等のバリヤ金属層５
を連続的に被着する。バリヤ金鳥層５としては、Ｐｔの
他に％Ｐｄ、Ｗ、Ｃｒ等であっても良い。
次に、同Ｑ （ｄ）に示すように、フォトレジス）・７
を通常のフォトレジスト除去剤で除去すると、フォトレ
ジスト７上の金属４，５も同時に除去され、金属４，５
のパターンが形成される。仁の方法をリフト・オフ法と
一般に称しており、エッチンクヤ金属層、６・・・・・
・Ａｕ、７・・・・・・フォトレジスト、８・・・・・
・Ａｕバンプ。
を通常のフォトレジスト除去剤で除去すると、フォトレ
ジスト７上の金属４，５も同時に除去され、金属４，５
のパターンが形成される。仁の方法をリフト・オフ法と
一般に称しており、エッチンクヤ金属層、６・・・・・
・Ａｕ、７・・・・・・フォトレジスト、８・・・・・
・Ａｕバンプ。
代理人 弁理士 内 原 晋
−１的−
第１図
第２図
Claims (1)
- 【特許請求の範囲】 １、素子が形成された半導体基板上のアルミ配線の所定
領域に、接着用金属層、バリヤ金属層および金メッキ層
からなるバンプ電極を備える半導体装置において、前記
アルミ配線の所定領域と前記バンプ電極の間にアルミニ
ウム層を設けたことを特徴とする半導体装置。 Ｚ 素子が形成された半導体基板を被覆する絶縁膜を開
孔してその下のアルミ配線の所定領域を露出させる工程
と、アルミニウム層を全面に被着する工程と、前記所定
領域を含む領域に所定パターンの接着用金属層およびバ
リヤ金属層を形成する工程と、前記全面に被着したアル
ミニウム層を導電路として前記バリヤ金属層上に金メッ
キ層を形成してバンプ電極を形成する工程を含むことを
特徴とする半導体装置の製造方法。 ３、前記素子けＭＯ８型構造であって、前記アルミニウ
ムを全面に被着する工程はスパッタ法を用いることを特
徴とする前記第２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152707A JPS6045041A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58152707A JPS6045041A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045041A true JPS6045041A (ja) | 1985-03-11 |
Family
ID=15546390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58152707A Pending JPS6045041A (ja) | 1983-08-22 | 1983-08-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271635A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6743707B2 (en) * | 2001-12-31 | 2004-06-01 | Advanced Semiconductor Engineering, Inc. | Bump fabrication process |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815253A (ja) * | 1981-07-20 | 1983-01-28 | Oki Electric Ind Co Ltd | 半導体装置の電極製造方法 |
-
1983
- 1983-08-22 JP JP58152707A patent/JPS6045041A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815253A (ja) * | 1981-07-20 | 1983-01-28 | Oki Electric Ind Co Ltd | 半導体装置の電極製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02271635A (ja) * | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6743707B2 (en) * | 2001-12-31 | 2004-06-01 | Advanced Semiconductor Engineering, Inc. | Bump fabrication process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6149819B2 (ja) | ||
| JPH07502147A (ja) | はんだバンプの製造方法および相互接続システム | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPS6045041A (ja) | 半導体装置およびその製造方法 | |
| JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JP3077666B2 (ja) | 半導体装置の製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP2734585B2 (ja) | 半導体装置の製造方法 | |
| CN100367464C (zh) | 制造金属凸块的方法 | |
| JPH06177136A (ja) | バンプ電極をもつ回路装置 | |
| JPH01187949A (ja) | 半導体装置の製造方法 | |
| JP2002237500A (ja) | 半導体装置の製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPH01136354A (ja) | 半導体装置の接続方法 | |
| JPH04196323A (ja) | バンプ電極部の構造およびその形成方法 | |
| JPH0244145B2 (ja) | ||
| JPH03163835A (ja) | バイアホール電極構造 | |
| JPS63224344A (ja) | 半導体装置の製造方法 | |
| JP3036300B2 (ja) | Ｔａｂテープの製造方法と半導体装置の製造方法 |